亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/Verilog/EDA源碼 > uart_verilog.zip

uart_verilog.zip

  • 資源大小:9 K
  • 上傳時間: 2013-07-23
  • 上傳用戶:ok34090512
  • 資源積分:2 下載積分
  • 標      簽: uart_verilog zip

資 源 簡 介

這是UART的verilog源代碼,對FPGA/CPLD及IC設計開發(fā)者極具參考價值。

相 關 資 源

主站蜘蛛池模板: 顺昌县| 巴塘县| 姜堰市| 定陶县| 湖南省| 阳曲县| 英山县| 托克托县| 雷波县| 堆龙德庆县| 平武县| 房山区| 甘洛县| 钦州市| 彰化市| 临洮县| 青神县| 旌德县| 正镶白旗| 洛川县| 峨眉山市| 武威市| 仪征市| 收藏| 缙云县| 新密市| 永清县| 江西省| 鲜城| 兴宁市| 合水县| 大城县| 泸溪县| 平远县| 博客| 益阳市| 玛多县| 河源市| 彩票| 静海县| 平乡县|