用Verilog語言編寫的PCI通信協(xié)議代碼,經(jīng)過工程測試,程序完全能夠順利識別出PCI板卡!
資源簡介:用FPGA實現(xiàn)的模糊控制器 部分用VHDL編寫的源程序
上傳時間: 2016-08-29
上傳用戶:stella2015
資源簡介:針對嵌入式系統(tǒng)的底層網(wǎng)絡接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設計方法.該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式,同時可提供MII接口,可并通過外接以太網(wǎng)物理層(PHY)芯片來實現(xiàn)網(wǎng)絡接入\r\n
上傳時間: 2013-08-18
上傳用戶:青春給了作業(yè)95
資源簡介:針對嵌入式系統(tǒng)的底層網(wǎng)絡接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設計方法.該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式,同時可提供MII接口,可并通過外接以太網(wǎng)物理層(PHY)芯片來實現(xiàn)網(wǎng)絡接入
上傳時間: 2013-12-11
上傳用戶:anng
資源簡介:用Verilog語言編寫的PCI通信協(xié)議代碼,經(jīng)過工程測試,程序完全能夠順利識別出PCI板卡!
上傳時間: 2016-05-27
上傳用戶:tomhhw
資源簡介:該文檔為用FPGA實現(xiàn)的以太網(wǎng)控制器講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2022-04-10
上傳用戶:fliang
資源簡介:DDR控制器的VHDL源代碼.采用FPGA實現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
上傳時間: 2014-12-02
上傳用戶:bcjtao
資源簡介:FPGA的SDRAM控制器源程序 FPGA的SDRAM控制器源程序
上傳時間: 2013-12-29
上傳用戶:heart520beat
資源簡介:FPGAcpld結構分析 pga的EDA設計方法 FPGA中的微程序設計 復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現(xiàn)數(shù)字邏 一種使用FPGA設計的DRAM控制器 用cpld器件實現(xiàn)24位同步計數(shù)器的設計
上傳時間: 2017-07-20
上傳用戶:ikemada
資源簡介:這是用FPGA實現(xiàn)的交通燈控制器,其中有完整的程序源碼及其電路圖,自己用過的,希望有些幫助
上傳時間: 2017-09-05
上傳用戶:zhaoq123
資源簡介:FIR數(shù)字濾波器設計FPGA實現(xiàn)的研究。流水線技術在文中得到了應用,提高了數(shù)據(jù)處理的速度
上傳時間: 2013-08-06
上傳用戶:wangyi39
資源簡介:這是用FPGA實現(xiàn)的設計兩人擲骰子比較點大小的游戲,里面有詳細的程序源碼及分析,希望有些幫助
上傳時間: 2013-08-06
上傳用戶:lili123
資源簡介:FPGA實現(xiàn)的直接數(shù)字頻率合成器,本文基于DDS的基本原理,利用Altera公司的FPGA芯片F(xiàn)LEX10系列器件完成了一個DDS系統(tǒng)的設計。
上傳時間: 2013-08-06
上傳用戶:wangzhen1990
資源簡介:基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時間: 2013-08-07
上傳用戶:2467478207
資源簡介:利用FPGA實現(xiàn)的DDS,可輸出正弦波,輸出頻率可調
上傳時間: 2013-08-11
上傳用戶:蠢蠢66
資源簡介:一種基于FPGA 實現(xiàn)的全并行結構FFT 設計方法,采用全并行加流水結構, 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
上傳時間: 2013-08-16
上傳用戶:467368609
資源簡介:基于FPGA的調頻高斯濾波器介紹了用FPGA實現(xiàn)的調頻高斯濾波器。
上傳時間: 2013-08-17
上傳用戶:x4587
資源簡介:一種基于FPGA實現(xiàn)的FFT結構\\r\\n調從基本元器件開始的計算機硬件系統(tǒng)的設計與實現(xiàn),大多設置在自動控制系,形成了與應用系統(tǒng)結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時間: 2013-08-20
上傳用戶:linlin
資源簡介:用FPGA實現(xiàn)的DA轉換器,有說明和源碼,VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時間: 2013-08-22
上傳用戶:dudu1210004
資源簡介:文檔是關于自適應信號處理算法研究及FPGA實現(xiàn)的文章,
上傳時間: 2013-08-27
上傳用戶:Maple
資源簡介:FPGA實現(xiàn)CAN總線控制器源碼,每個項目都有說明文件,介紹使用方法。
上傳時間: 2013-08-31
上傳用戶:1079836864
資源簡介:利用FPGA實現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
上傳時間: 2013-09-06
上傳用戶:z754970244
資源簡介:XAPP858 - 利用 Virtex-5 FPGA 實現(xiàn)的高性能 DDR2 SDRAM 接口數(shù)據(jù)采集 本應用指南描述了用于實現(xiàn) 667 Mbps(333 MHz)高性能 DDR2 SDRAM 接口的控制器和數(shù)據(jù)采集的技巧。 本數(shù)據(jù)采集技巧使用了輸入串行器/解串器(ISERDES)和輸出串行器/解串器(OSERDES)的...
上傳時間: 2014-01-19
上傳用戶:sk5201314
資源簡介:XILINX的FPGA實現(xiàn)的雙口ram源碼,可作為dsp\SDRAM和PCI橋接作用,可直接使用,實際工程通過。
上傳時間: 2013-12-29
上傳用戶:Avoid98
資源簡介: 全數(shù)字調制解調技術具有多速率、多制式、智能性等特點,這極大的提高了通信系統(tǒng)的靈活性和通用性,符合未來通信技術發(fā)展的方向。 本文從如下幾個方面對全數(shù)字調制解調器進行了深入系統(tǒng)研究:1,在介紹全數(shù)字調制解調器的發(fā)展現(xiàn)狀和研究QPSK通信調制解...
上傳時間: 2013-07-08
上傳用戶:xinshou123456
資源簡介:FPGA實現(xiàn)的任意波形發(fā)生器的設計FPGA實現(xiàn)的任意波形發(fā)生器的設計FPGA實現(xiàn)的任意波形發(fā)生器的設計
上傳時間: 2013-07-16
上傳用戶:木子葉1
資源簡介:基于神經(jīng)網(wǎng)絡工具箱函數(shù)trainbp和simuff實現(xiàn)的BP算法源程序,內(nèi)附樣本數(shù)據(jù)和測試數(shù)據(jù)。
上傳時間: 2013-12-20
上傳用戶:aix008
資源簡介:一個利用C#語言實現(xiàn)的遺傳算法源程序
上傳時間: 2015-03-06
上傳用戶:源弋弋
資源簡介:PIC上實現(xiàn)的I2C通訊源程序,使用IO口模擬I2C總線時序來實現(xiàn)的。
上傳時間: 2015-03-19
上傳用戶:ynwbosss
資源簡介:多任務操作系統(tǒng)控制的DOS環(huán)境下的實現(xiàn)的C語言源程序。 利用時間片的方式,多個程序在DOS下并行運行。
上傳時間: 2015-04-09
上傳用戶:498732662
資源簡介:在公司做的一個用FPGA實現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉TS流的程序
上傳時間: 2015-05-14
上傳用戶:xhz1993