熟悉分頻電路的邏輯功能，并用硬件描述語言實現其設計。并利用已經實現的 VHDL 模塊文件，采用原理圖方法，實現 0-F 計數自動循環顯示，頻率 10Hz。
此文件中含有試驗分析報告和詳細的VHDL模塊文件及原理圖。
資源簡介：熟悉分頻電路的邏輯功能，并用硬件描述語言實現其設計。并利用已經實現的 VHDL 模塊文件，采用原理圖方法，實現 0-F 計數自動循環顯示，頻率 10Hz。 此文件中含有試驗分析報告和詳細的VHDL模塊文件及原理圖。
上傳時間： 2016-11-27
上傳用戶：我是李明澄
資源簡介：數控分頻器設計:對于一個加法計數器，裝載不同的計數初始值時，會有不同頻率的溢出輸出信號。計數器溢出時，輸出‘1’電平，同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號；否則輸出‘0’電平。
上傳時間： 2015-07-16
上傳用戶：wxhwjf
資源簡介：《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫
上傳時間： 2013-11-29
上傳用戶：star_in_rain
資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：基于vhdl的數控分頻器設計的源代碼及仿真
上傳時間： 2016-02-11
上傳用戶：410805624
資源簡介：基于VHDL的分頻器設計，這是源碼希望對大家有用。
上傳時間： 2014-01-25
上傳用戶：watch100
資源簡介：好的分頻器設計程序，有三個，二分頻，八分頻隨便改，比較實用
上傳時間： 2016-07-15
上傳用戶：songyue1991
資源簡介：利用數控分頻器設計硬件電子琴.硬件電子琴電路模塊設計
上傳時間： 2013-11-28
上傳用戶：Shaikh
資源簡介：利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。
上傳時間： 2014-12-20
上傳用戶：dbs012280
資源簡介：基于vhdl的分頻器設計，分頻器在數字系統設計中應用頻繁
上傳時間： 2017-03-31
上傳用戶：腳趾頭
資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間： 2014-11-29
上傳用戶：1051290259
資源簡介：分別用分頻比交錯法及累加器分頻法完成非整數分頻器設計。
上傳時間： 2014-01-01
上傳用戶：shus521
資源簡介：分頻器的設計，十分簡單好用。入門用戶的好選擇，不容錯過。
上傳時間： 2015-12-15
上傳用戶：519548978
資源簡介：用verilog實現了奇數和偶數不同的分頻器設計
上傳時間： 2016-07-11
上傳用戶：jhjjh
資源簡介：基于Quartus II的數控分頻器的項目設計，實現對時鐘信號的任意進制分頻，包含了項目文件和VHDL源代碼
上傳時間： 2017-07-18
上傳用戶：yangbo69
資源簡介：本文主要介紹了50％占空比三分頻器的三種設計方法，并給出了圖形設計、VHDL設計、編譯結果和仿真結果。設計中采用EPM7064AETC44-7 CPLD，在QuartusⅡ4.2軟件平臺上進行。
上傳時間： 2014-01-25
上傳用戶：凌云御清風
資源簡介：分頻器 FPGＡ程序設計 二分頻 對硬件設計有很大用處\r\n
上傳時間： 2013-08-31
上傳用戶：lhc9102
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2015-01-02
上傳用戶：oooool
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2015-04-09
上傳用戶：凌云御清風
資源簡介：帶分頻器的bcd計數電路設計，verilog源碼
上傳時間： 2014-01-14
上傳用戶：s363994250
資源簡介：第7章數字系統設計實例 7.1 半整數分頻器的設計 7.2 音樂發生器 7.3 2FSK/2PSK信號產生器 7.4 實用多功能電子表 7.5 交通燈控制器 7.6 數字頻率計
上傳時間： 2015-06-23
上傳用戶：tianyi223
資源簡介：本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.
上傳時間： 2013-12-15
上傳用戶：縹緲
資源簡介：分頻器 FPGＡ程序設計 二分頻 對硬件設計有很大用處
上傳時間： 2014-01-25
上傳用戶：z754970244
資源簡介：本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50％的奇數分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現。 關鍵詞：半整數，可控分頻器，VHDL, FPGA
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器
上傳時間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：一個可實現多倍（次）分頻器VHDL源代碼設計
上傳時間： 2014-01-27
上傳用戶：2467478207
資源簡介：一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料
上傳時間： 2016-07-13
上傳用戶：CHENKAI
