詳細(xì)講解用systemverilog，并且利用systemverilog搭建系統(tǒng)
資源簡介：systemverilog 數(shù)字系統(tǒng)設(shè)計 systemverilog 數(shù)字系統(tǒng)設(shè)計 systemverilog 數(shù)字系統(tǒng)設(shè)計
上傳時間： 2017-02-26
上傳用戶：LIN949850049
資源簡介：數(shù)字系統(tǒng)設(shè)計基礎(chǔ)教程 PDF版
上傳時間： 2013-05-17
上傳用戶：eeworm
資源簡介：數(shù)字系統(tǒng)設(shè)計與VerilogHDL
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：專輯類-課件教程類專輯-64個-3.44G 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)教程-242頁-37.6M-PDF版.zip
上傳時間： 2013-06-02
上傳用戶：dhb717
資源簡介：專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 數(shù)字系統(tǒng)設(shè)計與VerilogHDL-319頁-9.3M.pdf
上傳時間： 2013-07-23
上傳用戶：淺言微笑
資源簡介：verilog數(shù)字系統(tǒng)設(shè)計-夏宇聞教材.rar
上傳時間： 2013-08-04
上傳用戶：yanqie
資源簡介：《現(xiàn)代數(shù)字系統(tǒng)設(shè)計》侯伯亨 徐君國 劉高平 西安電子科技大學(xué)出版社 2004 了解用自動設(shè)計工具設(shè)計電子線路的基本方法和設(shè)計自動化工具的基本理論和技術(shù)。 掌握硬件描述語言VHDL，能利用EDA工具設(shè)計數(shù)字系統(tǒng)。
上傳時間： 2013-04-24
上傳用戶：bruce5996
資源簡介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計教程Verilog HDL
上傳時間： 2013-07-20
上傳用戶：FFAN
資源簡介：本設(shè)計的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進行數(shù)字系統(tǒng)設(shè)計，熟練掌握該環(huán)境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計數(shù)式數(shù)字頻率計，廣泛應(yīng)用于工業(yè)、民用...
上傳時間： 2013-09-05
上傳用戶：文993
資源簡介：CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能...
上傳時間： 2013-09-06
上傳用戶：Maple
資源簡介：?實用數(shù)字系統(tǒng)設(shè)計與實現(xiàn)，數(shù)碼管的設(shè)計
上傳時間： 2013-10-22
上傳用戶：kongrong
資源簡介：高速數(shù)字系統(tǒng)設(shè)計下載pdf:High-Speed Digital SystemDesign—A Handbook ofInterconnect Theory and DesignPracticesStephen H. HallGarrett W. HallJames A. McCallA Wiley-Interscience Publication JOHN WILEY & SONS, INC.New York ? Chichester ? Wein...
上傳時間： 2013-10-26
上傳用戶：縹緲
資源簡介： 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。
上傳時間： 2013-10-13
上傳用戶：caiiicc
資源簡介：Verilog數(shù)字系統(tǒng)設(shè)計教程(第二版) 夏宇聞
上傳時間： 2014-12-28
上傳用戶：牛布牛
資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版
上傳時間： 2013-10-10
上傳用戶：ruan2570406
資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版
上傳時間： 2013-10-22
上傳用戶：pei5
資源簡介： 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例（VHDL源代碼文件），需要的可以自己下載。
上傳時間： 2013-11-12
上傳用戶：VRMMO
資源簡介：Verilog數(shù)字系統(tǒng)設(shè)計教程(第二版) 夏宇聞
上傳時間： 2013-12-01
上傳用戶：1397412112
資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版
上傳時間： 2013-11-03
上傳用戶：zhang_yi
資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版
上傳時間： 2013-10-11
上傳用戶：angle
資源簡介：VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計的知識。用100個實例，不僅進行基礎(chǔ)的門電路設(shè)計，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計。這些實例可以直接被調(diào)用。
上傳時間： 2014-01-07
上傳用戶：lhw888
資源簡介：這是VHDL數(shù)字系統(tǒng)設(shè)計的試驗指導(dǎo)書，里面有許多好的例子。
上傳時間： 2015-06-09
上傳用戶：wab1981
資源簡介：verilog數(shù)字系統(tǒng)設(shè)計教程 所有例題的源程
上傳時間： 2015-06-19
上傳用戶：luopoguixiong
資源簡介：第7章數(shù)字系統(tǒng)設(shè)計實例 7.1 半整數(shù)分頻器的設(shè)計 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計
上傳時間： 2015-06-23
上傳用戶：tianyi223
資源簡介：數(shù)字系統(tǒng)設(shè)計實例.pdf,VHDL語言實現(xiàn)，7.1 半整數(shù)分頻器的設(shè)計7.2 音樂發(fā)生器7.3 2FSK/2PSK信號產(chǎn)生器7.4 實用多功能電子表7.5 交通燈控制器 7.6 數(shù)字頻率計.值得一看。
上傳時間： 2015-08-31
上傳用戶：lhw888
資源簡介：VHDL數(shù)字系統(tǒng)設(shè)計與高層次綜合.pdf
上傳時間： 2015-10-06
上傳用戶：cjl42111
資源簡介：用于數(shù)字系統(tǒng)設(shè)計,求與非門組合簡化的立方體方法,就質(zhì)立方體的一個程序
上傳時間： 2015-10-20
上傳用戶：tianyi223
資源簡介：求數(shù)字系統(tǒng)設(shè)計的與非門簡化的立方體運算的質(zhì)立方體的選拔法程序
上傳時間： 2013-12-10
上傳用戶：lanjisu111
資源簡介：求質(zhì)立方體的廣義星軹發(fā),用于數(shù)字系統(tǒng)設(shè)計自動化
上傳時間： 2015-10-20
上傳用戶：李彥東
資源簡介：迭代星織求質(zhì)立方體,用于數(shù)字系統(tǒng)設(shè)計自動化
上傳時間： 2013-12-24
上傳用戶：yph853211
