相 關(guān) 資 源

• CPLD/FPGA數(shù)字系統(tǒng)設(shè)計電子書免費(fèi)下載

  資源簡介：CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能...

  標(biāo)簽： CPLD FPGA 數(shù)字系統(tǒng)設(shè)計 電子書

  上傳時間： 2013-09-06

  上傳用戶：Maple

• 芯航線FPGA數(shù)字系統(tǒng)設(shè)計教程+實(shí)例解析V1.3 - 713頁免費(fèi)下載

  資源簡介：芯航線FPGA數(shù)字系統(tǒng)設(shè)計教程+實(shí)例解析V1.3芯航線 FPGAFPGAFPGAFPGA學(xué)習(xí)套件 學(xué)習(xí)套件 學(xué)習(xí)套件 主板 資源 介紹經(jīng)過深入 高校 和網(wǎng)絡(luò)論壇，對眾多 網(wǎng)絡(luò)論壇，對眾多 學(xué)習(xí) 或從事 FPGA FPGA 開發(fā)的人員進(jìn)行調(diào)研， 發(fā) 現(xiàn)他們 在學(xué)習(xí) 和使用 FPGA FPGA 之間 ，通...

  標(biāo)簽： FPGA 數(shù)字系統(tǒng)

  上傳時間： 2022-05-01

  上傳用戶：

• Verilog-HDL的數(shù)字系統(tǒng)設(shè)計入門教程CPLD篇免費(fèi)下載

  資源簡介：本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識，而不是為了講解 Verilog HDL語言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語法知識和編程思想，我也寫過一個關(guān)于Verilog HDL學(xué)習(xí)建議的文章，大家可以看一下：http://www.5iFPG...

  標(biāo)簽： Verilog-HDL 數(shù)字系統(tǒng) CPLD

  上傳時間： 2022-07-18

  上傳用戶：

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時間： 2013-10-13

  上傳用戶：caiiicc

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時間： 2013-11-12

  上傳用戶：VRMMO

• SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計實(shí)驗(yàn)儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計實(shí)驗(yàn)儀 產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC免費(fèi)下載

  資源簡介：SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計實(shí)驗(yàn)儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計實(shí)驗(yàn)儀 產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計，以取代TTL/CMOS 復(fù)雜的硬件設(shè)計。 2.可使用電路繪圖法、ABEL 語言、波形圖和數(shù)字硬件描述語...

  標(biāo)簽： FPGA SX-CPLD CPLD 數(shù)字邏輯

  上傳時間： 2016-03-14

  上傳用戶：671145514

• EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計免費(fèi)下載

  資源簡介：本設(shè)計的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計，熟練掌握該環(huán)境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計數(shù)式數(shù)字頻率計，廣泛應(yīng)用于工業(yè)、民用...

  標(biāo)簽： ispDesignExpert System EDA 系統(tǒng)軟件

  上傳時間： 2013-09-05

  上傳用戶：文993

• Verilog數(shù)字系統(tǒng)設(shè)計教程(第二版) 夏宇聞免費(fèi)下載

  資源簡介：Verilog數(shù)字系統(tǒng)設(shè)計教程(第二版) 夏宇聞

  標(biāo)簽： Verilog 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2014-12-28

  上傳用戶：牛布牛

• 宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版免費(fèi)下載

  資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版

  標(biāo)簽： Verilog word 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2013-10-10

  上傳用戶：ruan2570406

• 宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版免費(fèi)下載

  資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版

  標(biāo)簽： Verilog word 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2013-10-22

  上傳用戶：pei5

• 數(shù)字系統(tǒng)設(shè)計與verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：數(shù)字系統(tǒng)設(shè)計與verilog實(shí)現(xiàn)，是一本pdf格式的電子書

  標(biāo)簽： verilog 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2013-12-17

  上傳用戶：84425894

• 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)教程 PDF版免費(fèi)下載

  資源簡介：數(shù)字系統(tǒng)設(shè)計基礎(chǔ)教程 PDF版

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計 基礎(chǔ)教程

  上傳時間： 2013-05-17

  上傳用戶：eeworm

• 數(shù)字系統(tǒng)設(shè)計與VerilogHDL免費(fèi)下載

  資源簡介：數(shù)字系統(tǒng)設(shè)計與VerilogHDL

  標(biāo)簽： VerilogHDL 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2013-04-15

  上傳用戶：eeworm

• 基于FPGA的系統(tǒng)設(shè)計和應(yīng)用研究免費(fèi)下載

  資源簡介：基于FPGA的系統(tǒng)設(shè)計和應(yīng)用研究

  標(biāo)簽： FPGA 系統(tǒng)設(shè)計 應(yīng)用研究

  上傳時間： 2013-04-15

  上傳用戶：eeworm

• 基于FPGA的系統(tǒng)設(shè)計和應(yīng)用研究-72頁-3.1M.rar免費(fèi)下載

  資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 基于FPGA的系統(tǒng)設(shè)計和應(yīng)用研究-72頁-3.1M.rar

  標(biāo)簽： FPGA 3.1 72

  上傳時間： 2013-04-24

  上傳用戶：123456wh

• 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)教程-242頁-37.6M-PDF版.zip免費(fèi)下載

  資源簡介：專輯類-課件教程類專輯-64個-3.44G 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)教程-242頁-37.6M-PDF版.zip

  標(biāo)簽： M-PDF 37.6 242 zip

  上傳時間： 2013-06-02

  上傳用戶：dhb717

• 基于FPGA的系統(tǒng)設(shè)計和應(yīng)用研究-72頁-3.1M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G 基于FPGA的系統(tǒng)設(shè)計和應(yīng)用研究-72頁-3.1M.pdf

  標(biāo)簽： FPGA 3.1 72

  上傳時間： 2013-04-24

  上傳用戶：2007yqing

• 數(shù)字系統(tǒng)設(shè)計與VerilogHDL-319頁-9.3M.pdf免費(fèi)下載

  資源簡介：專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 數(shù)字系統(tǒng)設(shè)計與VerilogHDL-319頁-9.3M.pdf

  標(biāo)簽： VerilogHDL 319 9.3

  上傳時間： 2013-07-23

  上傳用戶：淺言微笑

• verilog數(shù)字系統(tǒng)設(shè)計-夏宇聞教材.rar免費(fèi)下載

  資源簡介：verilog數(shù)字系統(tǒng)設(shè)計-夏宇聞教材.rar

  標(biāo)簽： verilog 數(shù)字系統(tǒng)設(shè)計 教材

  上傳時間： 2013-08-04

  上傳用戶：yanqie

• 現(xiàn)代數(shù)字系統(tǒng)設(shè)計課件免費(fèi)下載

  資源簡介：《現(xiàn)代數(shù)字系統(tǒng)設(shè)計》侯伯亨 徐君國 劉高平 西安電子科技大學(xué)出版社 2004 了解用自動設(shè)計工具設(shè)計電子線路的基本方法和設(shè)計自動化工具的基本理論和技術(shù)。 掌握硬件描述語言VHDL，能利用EDA工具設(shè)計數(shù)字系統(tǒng)。

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2013-04-24

  上傳用戶：bruce5996

• VERILOG HDL 數(shù)字系統(tǒng)設(shè)計免費(fèi)下載

  資源簡介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計教程Verilog HDL

  標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2013-07-20

  上傳用戶：FFAN

• 實(shí)驗(yàn)六 實(shí)用數(shù)字系統(tǒng)設(shè)計與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：?實(shí)用數(shù)字系統(tǒng)設(shè)計與實(shí)現(xiàn)，數(shù)碼管的設(shè)計

  標(biāo)簽： 實(shí)驗(yàn) 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2013-10-22

  上傳用戶：kongrong

• 高速數(shù)字系統(tǒng)設(shè)計下載pdf免費(fèi)下載

  資源簡介：高速數(shù)字系統(tǒng)設(shè)計下載pdf:High-Speed Digital SystemDesign—A Handbook ofInterconnect Theory and DesignPracticesStephen H. HallGarrett W. HallJames A. McCallA Wiley-Interscience Publication JOHN WILEY & SONS, INC.New York ? Chichester ? Wein...

  標(biāo)簽： 高速數(shù)字 系統(tǒng)設(shè)計

  上傳時間： 2013-10-26

  上傳用戶：縹緲

• Verilog數(shù)字系統(tǒng)設(shè)計教程(第二版) 夏宇聞免費(fèi)下載

  資源簡介：Verilog數(shù)字系統(tǒng)設(shè)計教程(第二版) 夏宇聞

  標(biāo)簽： Verilog 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2013-12-01

  上傳用戶：1397412112

• 宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版免費(fèi)下載

  資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版

  標(biāo)簽： Verilog word 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2013-11-03

  上傳用戶：zhang_yi

• 宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版免費(fèi)下載

  資源簡介：宇聞著Verilog數(shù)字系統(tǒng)設(shè)計教程word版

  標(biāo)簽： Verilog word 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2013-10-11

  上傳用戶：angle

• VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計的知識。用100個實(shí)例免費(fèi)下載

  資源簡介：VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計的知識。用100個實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計。這些實(shí)例可以直接被調(diào)用。

  標(biāo)簽： VHDL 100 語言 數(shù)字電路

  上傳時間： 2014-01-07

  上傳用戶：lhw888

• 這是VHDL數(shù)字系統(tǒng)設(shè)計的試驗(yàn)指導(dǎo)書免費(fèi)下載

  資源簡介：這是VHDL數(shù)字系統(tǒng)設(shè)計的試驗(yàn)指導(dǎo)書，里面有許多好的例子。

  標(biāo)簽： VHDL 數(shù)字系統(tǒng)設(shè)計 指導(dǎo)書

  上傳時間： 2015-06-09

  上傳用戶：wab1981

• verilog數(shù)字系統(tǒng)設(shè)計教程 所有例題的源程免費(fèi)下載

  資源簡介：verilog數(shù)字系統(tǒng)設(shè)計教程 所有例題的源程

  標(biāo)簽： verilog 數(shù)字系統(tǒng) 設(shè)計教程

  上傳時間： 2015-06-19

  上傳用戶：luopoguixiong

• 第7章數(shù)字系統(tǒng)設(shè)計實(shí)例 7.1 半整數(shù)分頻器的設(shè)計 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計免費(fèi)下載

  資源簡介：第7章數(shù)字系統(tǒng)設(shè)計實(shí)例 7.1 半整數(shù)分頻器的設(shè)計 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計

  標(biāo)簽： 7.1 7.2 7.3 FSK

  上傳時間： 2015-06-23

  上傳用戶：tianyi223