PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優(yōu)點成為當今最流行的計算機局部總線。在嵌入式系統(tǒng)領(lǐng)域中，許多IP都是基于PCI總線設(shè)計的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計與驗證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu)，并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計方案，整個設(shè)計主要分為主設(shè)備接口模塊，目標設(shè)備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標設(shè)備接口模塊，論文主要從數(shù)據(jù)通路和控制路徑的實現(xiàn)兩方面進行闡述。對于集成的總線仲裁器，設(shè)計采用兩優(yōu)先級的循環(huán)優(yōu)先算法，通過一組設(shè)備編號寄存器實現(xiàn)了PCI總線上的仲裁，此外，論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細的描述，最終采用自頂向下的方法實現(xiàn)了整個設(shè)計。 在驗證部分，引入了基于平臺的驗證思路，通過搭建驗證平臺，可以高效地實現(xiàn)驗證。論文重點討論了驗證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個驗證點控制驗證流程。此外，為提高驗證的自動化程度，論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本，提高了整個驗證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設(shè)計的仿真驗證。設(shè)計通過驗證并成功實現(xiàn)在基于ARM的集成處理器，達到預定的功能設(shè)計要求，并具有良好的性能，最后對后續(xù)開發(fā)進行了探討。

點擊標簽查看更多相關(guān)資源：