數字通信系統中，在實際信道上傳輸數字信號時，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數字信號不可避免地會發生錯誤。為了減小誤碼率，提高接收質量，必須采用差錯控制編碼。對于數字視頻通信系統這類高碼率，高要求的系統，為了提供優良的圖象質量，采用差錯控制編碼尤為重要。 本文采用的DVB-T系統差錯控制技術是針對于數字視頻通信而設計的，提出了糾錯編碼結合交織技術的實現方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術的級聯。各技術中的參數設計為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結構和同步字節不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術，DVB-T系統，以及硬件實現所用到的FPGA實現方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術的硬件實現方案。其中，重點論述了RS碼解碼的硬件實現。將RS碼解碼分為四個模塊：伴隨式計算，BM迭代，錢搜索和錯誤值計算，分別講述每個模塊的電路設計方案并給出仿真結果。最后，將該差錯控制系統應用于一個輸出速率恒定的實際數字視頻通信系統中，按系統需要，加入了接口電路和速率控制的設計。
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
