本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算；另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
資源簡介：本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的...
上傳時(shí)間： 2013-05-24
上傳用戶：qiaoyue
資源簡介：本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的...
上傳時(shí)間： 2013-07-15
上傳用戶：lanwei
資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)
上傳時(shí)間： 2014-01-19
上傳用戶：chenxichenyue
資源簡介：數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應(yīng)用。 本文研究了ⅡR數(shù)字濾波器的常用設(shè)計(jì)方法，在分析各種ⅡR實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，利用MATLAB針對并聯(lián)...
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)
上傳時(shí)間： 2013-08-11
上傳用戶：sz_hjbf
資源簡介：論文基于FPGA的高速實(shí)時(shí)FFT處理器設(shè)計(jì)，給出了詳細(xì)的設(shè)計(jì)流程！
上傳時(shí)間： 2014-01-04
上傳用戶：zm7516678
資源簡介：數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應(yīng)用。 本文研究了ⅡR數(shù)字濾波器的常用設(shè)計(jì)方法，在分析各種ⅡR實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，利用MATLAB針對并聯(lián)...
上傳時(shí)間： 2013-04-24
上傳用戶：lmq0059
資源簡介：FIR數(shù)字濾波器設(shè)計(jì)FPGA實(shí)現(xiàn)的研究。流水線技術(shù)在文中得到了應(yīng)用，提高了數(shù)據(jù)處理的速度
上傳時(shí)間： 2013-08-06
上傳用戶：wangyi39
資源簡介：在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢，接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容，對數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無...
上傳時(shí)間： 2013-05-18
上傳用戶：450976175
資源簡介：·基于DSP—TMS320C5402的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：xc216
資源簡介：基于MATLAB的FIR數(shù)字濾波器設(shè)計(jì)
上傳時(shí)間： 2017-01-10
上傳用戶：luopoguixiong
資源簡介：FIR數(shù)字濾波器設(shè)計(jì)FPGA實(shí)現(xiàn)的研究。流水線技術(shù)在文中得到了應(yīng)用，提高了數(shù)據(jù)處理的速度
上傳時(shí)間： 2017-09-12
上傳用戶：dongbaobao
資源簡介：基于MATLAB的FIR數(shù)字濾波器設(shè)計(jì)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時(shí)間： 2021-12-24
上傳用戶：
資源簡介：基于FPGA的高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-08-07
上傳用戶：asdkin
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問題問題
資源簡介：廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動化檢測的前提，在整個數(shù)字化 系統(tǒng)中處于尤為重要的地位。對于核磁共...
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
資源簡介：基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2014-12-26
上傳用戶：devin_zhong
資源簡介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
上傳時(shí)間： 2013-11-27
上傳用戶：邶刖
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時(shí)循環(huán)為計(jì)時(shí)基準(zhǔn)。 2. 具有調(diào)節(jié)小時(shí)、分鐘的功能。 3．具有整點(diǎn)報(bào)時(shí)功能，整點(diǎn)報(bào)時(shí)的同時(shí)數(shù)碼管顯示閃爍提示。
上傳時(shí)間： 2016-03-10
上傳用戶：cc1915
資源簡介：FIR數(shù)字濾波器設(shè)計(jì)–利用模擬濾波器的設(shè)計(jì)結(jié)果 –用較少的階數(shù)達(dá)到所要求的幅度特性
上傳時(shí)間： 2013-12-12
上傳用戶：邶刖
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2016-09-06
上傳用戶：1583060504
資源簡介：Design of High Speed Multichannel Data Gathering System Based on FPGA基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
上傳時(shí)間： 2016-10-10
上傳用戶：chenbhdt
資源簡介：基于FPGA的高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-12-26
上傳用戶：1583060504
資源簡介：該文檔為基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)講解文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-22
上傳用戶：
資源簡介：該文檔為基于FPGA的高速數(shù)據(jù)采集系統(tǒng)詳細(xì)設(shè)計(jì)概述文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-26
上傳用戶：
資源簡介：基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)? ??
上傳時(shí)間： 2022-07-10
上傳用戶：zhanglei193
資源簡介：現(xiàn)代自動化生產(chǎn)技術(shù)迅猛發(fā)展,對保證其產(chǎn)品質(zhì)量的檢測技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計(jì)算機(jī)視覺理論基礎(chǔ)上發(fā)展起來的視覺檢測技術(shù)以其高精度、非接觸、自動化程度高等優(yōu)點(diǎn)滿足了現(xiàn)代生產(chǎn)過程在線檢測的要求,逐漸...
上傳時(shí)間： 2013-04-24
上傳用戶：tb_6877751
資源簡介：基于FPGA的JPEG圖像壓縮芯片設(shè)計(jì)
上傳時(shí)間： 2013-08-18
上傳用戶：木子葉1
資源簡介：基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
上傳時(shí)間： 2013-08-28
上傳用戶：Shaikh
資源簡介：基于FPGA的樂曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并“梁祝”在GW48系列開發(fā)平臺上下載調(diào)試成功。音樂優(yōu)美
上傳時(shí)間： 2013-08-30
上傳用戶：zhangzhenyu
