雷達(dá)信號(hào)模擬技術(shù)和現(xiàn)代雷達(dá)技術(shù)的發(fā)展息息相關(guān)。雷達(dá)信號(hào)模擬設(shè)備可以仿真出各種符合實(shí)驗(yàn)要求的目標(biāo)信號(hào)來(lái)，直接注入雷達(dá)來(lái)對(duì)雷達(dá)進(jìn)行試驗(yàn)，極大的方便了雷達(dá)的設(shè)計(jì)與調(diào)試。 本課題主要研究利用FPGA實(shí)現(xiàn)線性調(diào)頻脈沖壓縮雷達(dá)目標(biāo)信號(hào)的模擬。全文的內(nèi)容如下： 首先詳細(xì)闡述了線性調(diào)頻(LFM)脈沖壓縮雷達(dá)脈沖壓縮原理，分析了線性調(diào)頻脈沖信號(hào)的特點(diǎn)，討論和比較了匹配濾波數(shù)字實(shí)現(xiàn)的兩種算法：時(shí)域?qū)崿F(xiàn)和頻域?qū)崿F(xiàn)。 其次在對(duì)常用雷達(dá)信號(hào)模擬方法探討的基礎(chǔ)上，提出基于FPGA的線性調(diào)頻脈沖壓縮雷達(dá)目標(biāo)視頻信號(hào)模擬器的系統(tǒng)設(shè)計(jì)，對(duì)點(diǎn)目標(biāo)、多目標(biāo)和延展目標(biāo)等情況下的目標(biāo)信號(hào)進(jìn)行建模，針對(duì)設(shè)定目標(biāo)參數(shù)完成了目標(biāo)信號(hào)的波形仿真，并完成基于頻域?qū)崿F(xiàn)方法的線性調(diào)頻脈沖壓縮雷達(dá)數(shù)字匹配濾波算法的設(shè)計(jì)及仿真。 最后，在Quartus Ⅱ 6.0平臺(tái)上，完成模擬器中脈沖壓縮等信號(hào)處理部分基于Verilog HDL 語(yǔ)言的軟件設(shè)計(jì)及功能、時(shí)序仿真，并完成了相關(guān)硬件的設(shè)計(jì)。

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源：