隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個功能單元之間的連線間距越來越細(xì)密，基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個引腳上，相當(dāng)于設(shè)置了施加激勵和觀測響應(yīng)的內(nèi)建虛擬探頭，通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計(jì)方法。 完整的邊界掃描測試系統(tǒng)主要由測試控制部分和目標(biāo)器件構(gòu)成，其中測試控制部分由測試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個系統(tǒng)的核心，它主要實(shí)現(xiàn)JTAG協(xié)議的自動轉(zhuǎn)換，產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測試總線信號，而邊界掃描測試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計(jì)一個能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測試的物理基礎(chǔ)、邊界掃描的測試指令及與可測性設(shè)計(jì)相關(guān)的標(biāo)準(zhǔn)，提出了邊界掃描控制器的總體設(shè)計(jì)方案。其次，采用模塊化設(shè)計(jì)思想、VHDL語言描述來完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計(jì)。然后，利用自頂向下的驗(yàn)證方法，在對控制器內(nèi)功能模塊進(jìn)行基于Testbench驗(yàn)證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計(jì)思想，將所設(shè)計(jì)的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測試系統(tǒng)。并且對SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真，實(shí)現(xiàn)對邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對整個系統(tǒng)可行性進(jìn)行了測試。從測試結(jié)果看，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)，該邊界掃描控制器的設(shè)計(jì)方案是正確可行的。 本文設(shè)計(jì)的邊界掃描控制器具有自主知識產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個很有實(shí)用價值的組件，具有很明顯的現(xiàn)實(shí)意義。
