亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 學(xué)術(shù)論文 > 基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

  • 資源大?。?/b>1638 K
  • 上傳時(shí)間: 2013-04-24
  • 上傳用戶:simoncxl
  • 資源積分:2 下載積分
  • 標(biāo)      簽: FPGA 對(duì)象存儲(chǔ) 原型

資 源 簡(jiǎn) 介

本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下: ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì),使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析,對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù),在FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器,具有功能配置靈活,調(diào)試方便,成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器的網(wǎng)絡(luò)接口,包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分,提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口,還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí),從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號(hào)完整性問題,并基于IBIS模型進(jìn)行了信號(hào)完整性分析及仿真。針對(duì)各功能模塊提出了相應(yīng)的調(diào)試策略,并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對(duì)象存儲(chǔ)控制器系統(tǒng)設(shè)計(jì)方案,Virtex-4內(nèi)嵌PowerPC高性能處理器,可更好地完成對(duì)象存儲(chǔ)設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì),包括千兆以太網(wǎng)、光纖通道、SATA(串行高級(jí)技術(shù)附件)等網(wǎng)絡(luò)存儲(chǔ)接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制,通過了設(shè)計(jì)規(guī)則檢查,生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。

相 關(guān) 資 源

主站蜘蛛池模板: 临清市| 霍城县| 城步| 开远市| 巴里| 湖口县| 调兵山市| 高州市| 广西| 泉州市| 汉源县| 龙岩市| 斗六市| 台中县| 乐亭县| 永清县| 石柱| 松滋市| 丰城市| 项城市| 株洲县| 永吉县| 娄烦县| 新密市| 新乐市| 东台市| 台江县| 车致| 元江| 五大连池市| 当涂县| 科尔| 仁化县| 肇东市| 凤山市| 中牟县| 左权县| 沂源县| 京山县| 克山县| 湛江市|