亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 學(xué)術(shù)論文 > 基于FPGA的SCI串行通信接口的研究與實現(xiàn).rar

基于FPGA的SCI串行通信接口的研究與實現(xiàn).rar

  • 資源大小:3839 K
  • 上傳時間: 2013-04-24
  • 上傳用戶:柯生
  • 資源積分:2 下載積分
  • 標      簽: FPGA SCI 串行通信接口

資 源 簡 介

國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設(shè)計SCI串行通信接口,以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議,接著對SCI串行通信接口的兩個模塊:SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上,利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信,并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議;設(shè)計一個同步FIFO實現(xiàn)旁路FIFO;利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器;中斷進程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責(zé)對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL,在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序,用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后,將FPGA設(shè)計下載到FC通信卡中運行,并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證,運行結(jié)果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。

相 關(guān) 資 源

主站蜘蛛池模板: 台南县| 定日县| 通州区| 抚顺市| 宁晋县| 莒南县| 武鸣县| 华坪县| 永新县| 罗甸县| 镇巴县| 耒阳市| 体育| 鄄城县| 巴青县| 共和县| 阳城县| 洪江市| 五莲县| 阿拉善左旗| 灵丘县| 胶南市| 政和县| 伊川县| 图们市| 锦州市| 五家渠市| 桐庐县| 富蕴县| 神农架林区| 兴文县| 扎赉特旗| 永善县| 靖江市| 昆明市| 喀喇沁旗| 博白县| 通河县| 芦山县| 昂仁县| 宁河县|