維特比譯碼的FPGA實現 - 免費下載

學術論文資源 文件大小：1447 K

?? 資源詳細信息

文件格式
RAR
所屬分類
上傳用戶
上傳時間
文件大小
1447 K
所需積分
2 積分
推薦指數
????? (5/5)

?? 溫馨提示：本資源由用戶 ybsscauc 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。

資源簡介

卷積編碼是深空通信系統和無線通信系統中常用的一種編碼方式。Viterbi碼算法是卷積碼的一種最大似然譯碼算法，它按照最大似然譯碼準則，在網格圖上找出一條最大似然路徑來得到譯碼結果。本設計的主要內容是3比特軟判決Viterbi譯碼器的FPGA實現，設計是采用硬件VHDL語言來完成，并在ModelSim和Quartus Ⅱ軟件環境下進行編譯和仿真。在論文中介紹了Viterbi譯碼器的各模塊的各種算法，并著重介紹了本設計所采用的具體方法，通過仿真和測試，驗證了設計的正確性。最后，介紹了Viterbi譯碼器在未來通信中的發展和應用。

源碼文件列表

?? 共 1 個源碼文件 點擊文件名可在線查看源代碼

??
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。

立即下載此資源

提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內重復下載不扣分
  • 支持斷點續傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源：

相關資源推薦