相 關(guān) 資 源

• msttr是用vhdl語言開發(fā)的一個交通燈程序免費下載

  資源簡介：msttr是用vhdl語言開發(fā)的一個交通燈程序

  標(biāo)簽： msttr vhdl 語言 交通燈

  上傳時間： 2015-04-21

  上傳用戶：aa17807091

• 基于vhdl語言開發(fā)的mcu與外部器件的接口程序免費下載

  資源簡介：基于vhdl語言開發(fā)的mcu與外部器件的接口程序，解決了高速mcu與低速外部器件的接口問題。

  標(biāo)簽： vhdl mcu 語言 器件

  上傳時間： 2015-07-22

  上傳用戶：xlcky

• 基于vhdl語言開發(fā)的I486總線接口程序。實現(xiàn)了一個三態(tài)的總線免費下載

  資源簡介：基于vhdl語言開發(fā)的I486總線接口程序。實現(xiàn)了一個三態(tài)的總線，可保證數(shù)據(jù)的正常傳輸。

  標(biāo)簽： vhdl I486 語言 總線接口

  上傳時間： 2015-07-22

  上傳用戶：ynsnjs

• vhdl語言開發(fā)免費下載

  資源簡介：vhdl語言開發(fā)，開發(fā)環(huán)境為QuartusII6.0和NIOS 6.0開發(fā)，是一個模擬交通燈的程序，其中用的芯片是stratix系列

  標(biāo)簽： vhdl 語言

  上傳時間： 2015-08-24

  上傳用戶：wl9454

• 利用vhdl語言開發(fā)一個UART的源代碼免費下載

  資源簡介：利用vhdl語言開發(fā)一個UART的源代碼，極具幫助價值！

  標(biāo)簽： vhdl UART 語言 源代碼

  上傳時間： 2013-12-06

  上傳用戶：xiaodu1124

• vhdl語言開發(fā)的全自動洗衣機(jī)的源程序 可以通過一個按鍵的復(fù)用實現(xiàn)5種功能的選擇免費下載

  資源簡介：vhdl語言開發(fā)的全自動洗衣機(jī)的源程序 可以通過一個按鍵的復(fù)用實現(xiàn)5種功能的選擇

  標(biāo)簽： vhdl 語言 全自動洗衣機(jī) 源程序

  上傳時間： 2013-12-18

  上傳用戶：haoxiyizhong

• 4位數(shù)值比較器MC14585B.能夠?qū)蓚€輸入信號比較的各種情況送到輸出端口上.本程序基于vhdl語言,開發(fā)環(huán)境是MAXPLUS2免費下載

  資源簡介：4位數(shù)值比較器MC14585B.能夠?qū)蓚€輸入信號比較的各種情況送到輸出端口上.本程序基于vhdl語言,開發(fā)環(huán)境是MAXPLUS2

  標(biāo)簽： MAXPLUS2 14585 vhdl MC

  上傳時間： 2016-03-09

  上傳用戶：363186

• 在quartus中用vhdl語言開發(fā)的crc校驗免費下載

  資源簡介：在quartus中用vhdl語言開發(fā)的crc校驗

  標(biāo)簽： quartus vhdl crc 語言

  上傳時間： 2016-03-21

  上傳用戶：xfbs821

• 用vhdl語言開發(fā)的一個16位的具有5級流水線的CPU設(shè)計免費下載

  資源簡介：用vhdl語言開發(fā)的一個16位的具有5級流水線的CPU設(shè)計

  標(biāo)簽： vhdl CPU 語言 流水線

  上傳時間： 2013-12-10

  上傳用戶：wangchong

• vhdl語言開發(fā)的學(xué)習(xí)書籍教程免費下載

  資源簡介：vhdl語言開發(fā)的學(xué)習(xí)書籍教程，非常全面，學(xué)習(xí)電路設(shè)計必備！

  標(biāo)簽： vhdl 語言 書籍 教程

  上傳時間： 2016-09-01

  上傳用戶：372825274

• 彩燈控制器 vhdl語言開發(fā) eda實驗免費下載

  資源簡介：彩燈控制器 vhdl語言開發(fā) eda實驗

  標(biāo)簽： vhdl eda 彩燈控制器 實驗

  上傳時間： 2014-01-23

  上傳用戶：BIBI

• 主要詳細(xì)介紹了vhdl語言開發(fā)與應(yīng)用的技術(shù)教程免費下載

  資源簡介：主要詳細(xì)介紹了vhdl語言開發(fā)與應(yīng)用的技術(shù)教程，有很多的實例。與別的教材很不一樣

  標(biāo)簽： vhdl 詳細(xì)介紹 技術(shù)教程 語言

  上傳時間： 2013-12-20

  上傳用戶：妄想演繹師

• 用vhdl語言進(jìn)行MCS－51兼容單片機(jī)ip核開發(fā)免費下載

  資源簡介：用vhdl語言進(jìn)行MCS－51兼容單片機(jī)ip核開發(fā) ?

  標(biāo)簽： vhdl MCS 51兼容 語言

  上傳時間： 2013-10-28

  上傳用戶：nem567397

• 一個vhdl實現(xiàn)的測頻計,開發(fā)環(huán)境為任何支持vhdl語言的廠商提供的開發(fā)環(huán)境免費下載

  資源簡介：一個vhdl實現(xiàn)的測頻計,開發(fā)環(huán)境為任何支持vhdl語言的廠商提供的開發(fā)環(huán)境

  標(biāo)簽： vhdl 開發(fā)環(huán)境 測頻 廠商

  上傳時間： 2014-07-31

  上傳用戶：水中浮云

• 4bit ALU 利用vhdl語言編寫的4位ALU 開發(fā)環(huán)境是在windows下免費下載

  資源簡介：4bit ALU 利用vhdl語言編寫的4位ALU 開發(fā)環(huán)境是在windows下

  標(biāo)簽： ALU windows 4bit vhdl

  上傳時間： 2015-05-04

  上傳用戶：litianchu

• 用vhdl硬件描述語言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。免費下載

  資源簡介：用vhdl硬件描述語言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。

  標(biāo)簽： miniUART vhdl Core FPGA

  上傳時間： 2015-07-22

  上傳用戶：稀世之寶039

• 在EDA開發(fā)軟件QuartusII上利用vhdl語言實現(xiàn)DDS信號發(fā)生器免費下載

  資源簡介：在EDA開發(fā)軟件QuartusII上利用vhdl語言實現(xiàn)DDS信號發(fā)生器，芯片是Altera公司的

  標(biāo)簽： QuartusII vhdl EDA DDS

  上傳時間： 2015-11-03

  上傳用戶：Breathe0125

• 用vhdl語言描述十六路彩燈的設(shè)計其開發(fā)均在FPGA中免費下載

  資源簡介：用vhdl語言描述十六路彩燈的設(shè)計其開發(fā)均在FPGA中

  標(biāo)簽： vhdl FPGA 語言 彩燈

  上傳時間： 2014-01-10

  上傳用戶：日光微瀾

• vhdl語言編寫的實現(xiàn)uart協(xié)議的程序,用于rs232電氣接口程序開發(fā).支持比特率從2400-115200.免費下載

  資源簡介：vhdl語言編寫的實現(xiàn)uart協(xié)議的程序,用于rs232電氣接口程序開發(fā).支持比特率從2400-115200.

  標(biāo)簽： 115200 vhdl uart 2400

  上傳時間： 2013-12-07

  上傳用戶：qlpqlq

• 采用vhdl語言編寫的UP3開發(fā)板電子鐘程序。在quartus中編譯完成。免費下載

  資源簡介：采用vhdl語言編寫的UP3開發(fā)板電子鐘程序。在quartus中編譯完成。

  標(biāo)簽： quartus vhdl UP3 語言

  上傳時間： 2014-01-10

  上傳用戶：Breathe0125

• 用vhdl語言編程在EPM7128SLC8—15數(shù)電實驗開發(fā)板上實現(xiàn)貪吃蛇游戲免費下載

  資源簡介：用vhdl語言編程在EPM7128SLC8—15數(shù)電實驗開發(fā)板上實現(xiàn)貪吃蛇游戲，附有EPM7128SLC8—15數(shù)電實驗開發(fā)板的樣圖

  標(biāo)簽： vhdl 7128 SLC8 EPM

  上傳時間： 2016-08-16

  上傳用戶：woshiayin

• max_plus開發(fā)的 有max_plus就可以直接運(yùn)行的交通燈制作 用vhdl語言編寫的免費下載

  資源簡介：max_plus開發(fā)的 有max_plus就可以直接運(yùn)行的交通燈制作 用vhdl語言編寫的

  標(biāo)簽： max_plus vhdl 運(yùn)行 交通燈

  上傳時間： 2016-11-09

  上傳用戶：tianjinfan

• xilinx環(huán)境下開發(fā)vhdl語言串行接口設(shè)計免費下載

  資源簡介：xilinx環(huán)境下開發(fā)vhdl語言串行接口設(shè)計

  標(biāo)簽： xilinx vhdl 環(huán)境 串行

  上傳時間： 2016-12-06

  上傳用戶：weiwolkt

• 在 MAX+PLUS II開發(fā)環(huán)境下采用 vhdl語言 設(shè)計并實現(xiàn)了電表抄表器 討論了系統(tǒng)的四個 組成模塊的設(shè)計和 vhdl 的實現(xiàn) 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形免費下載

  資源簡介：在 MAX+PLUS II開發(fā)環(huán)境下采用 vhdl語言 設(shè)計并實現(xiàn)了電表抄表器 討論了系統(tǒng)的四個 組成模塊的設(shè)計和 vhdl 的實現(xiàn) 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能

  標(biāo)簽： vhdl PLUS MAX RTL

  上傳時間： 2013-12-26

  上傳用戶：myworkpost

• 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真歌曲劉德華的《月老》免費下載

  資源簡介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真歌曲劉德華的《月老》

  標(biāo)簽： ModelSim vhdl ISE 7.1

  上傳時間： 2014-01-22

  上傳用戶：cjl42111

• 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真交通燈免費下載

  資源簡介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用vhdl語言仿真交通燈

  標(biāo)簽： ModelSim vhdl ISE 7.1

  上傳時間： 2014-01-24

  上傳用戶：李彥東

• FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.vhdl語言。可實現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。免費下載

  資源簡介：FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.vhdl語言。可實現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。

  標(biāo)簽： FPGA Mars vhdl EP

  上傳時間： 2017-05-25

  上傳用戶：shizhanincc

• 利用 vhdl 語言進(jìn)行串行通信設(shè)計是一種很有效的方法 ,其原理簡單 ,可靠性高 ,又可以根據(jù)需要自行設(shè)定傳輸速率 ,與傳統(tǒng)的串行通信設(shè)計相比具有獨特的優(yōu)勢.文章還對在軟件開發(fā)過程中應(yīng)注意的事項作 免費下載

  資源簡介：利用 vhdl 語言進(jìn)行串行通信設(shè)計是一種很有效的方法 ,其原理簡單 ,可靠性高 ,又可以根據(jù)需要自行設(shè)定傳輸速率 ,與傳統(tǒng)的串行通信設(shè)計相比具有獨特的優(yōu)勢.文章還對在軟件開發(fā)過程中應(yīng)注意的事項作 了說明.

  標(biāo)簽： vhdl 串行 通信設(shè)計 語言

  上傳時間： 2017-08-31

  上傳用戶：zhuyibin

• 使用quartus開發(fā)通過vhdl語言實現(xiàn)的LPC時序免費下載

  資源簡介：使用quartus開發(fā)。該程序通過vhdl語言實現(xiàn)了LPC時序。

  標(biāo)簽： quartus vhdl

  上傳時間： 2022-04-23

  上傳用戶：jiabin

• 基于vhdl語言的卷積碼編解碼器的設(shè)計免費下載

  資源簡介：本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開發(fā)平臺上基于vhdl語言設(shè)計（2，1，6）卷積碼編解碼器的方法。

  標(biāo)簽： vhdl 語言 卷積碼 編解碼器

  上傳時間： 2013-06-16

  上傳用戶：zfh920401