(2,1,3)卷積碼的Viterbi譯碼C程序,已經(jīng)驗證成功
資源簡介:(2,1,3)卷積碼的Viterbi譯碼C程序,已經(jīng)驗證成功
上傳時間: 2016-05-23
上傳用戶:plsee
資源簡介:matlab實現(xiàn)(2,1,3)卷積碼的編碼和譯碼
上傳時間: 2016-05-27
上傳用戶:時空凝滯
資源簡介:卷積碼的Viterbi譯碼算法仿真程序 要求:遞歸卷積碼,歸零處理
上傳時間: 2015-09-15
上傳用戶:fredguo
資源簡介:實現(xiàn)了卷積碼的Viterbi譯碼,軟判決和硬判決均可實現(xiàn),是從英文教學書上抄下來的。
上傳時間: 2014-01-20
上傳用戶:270189020
資源簡介:利用verilog實現(xiàn)的一個(2,1,2)卷積碼的編碼器,很有用的喲!
上傳時間: 2016-07-08
上傳用戶:hustfanenze
資源簡介:給出了由(2 ,1 ,N) 系列卷積碼作為母碼產(chǎn)生的punctured 卷積碼的編碼及其Viterbi 譯碼的 軟件實現(xiàn)方法,從而為各種不同碼率的卷積碼的編、譯碼給出了一種通用的實現(xiàn)方法,并且為多級 編碼分量碼的設計提供了條件
上傳時間: 2013-11-30
上傳用戶:zhengzg
資源簡介:信道編碼中的卷積碼的編譯碼Matlab仿真程序。有資源大家共享才是真的好
上傳時間: 2013-12-15
上傳用戶:zhaiyanzhong
資源簡介:system view軟件實現(xiàn)的卷積碼的編碼譯碼過程
上傳時間: 2013-12-16
上傳用戶:zm7516678
資源簡介:卷積碼的vitrbi譯碼 M語言仿真 包括各種情況下的 對比
上傳時間: 2016-07-14
上傳用戶:sssl
資源簡介:卷積碼和Viterbi譯碼的TI C54代碼
上傳時間: 2013-12-22
上傳用戶:tedo811
資源簡介:卷積碼的Viterbi解碼器,用C編寫的。很好用
上傳時間: 2013-12-17
上傳用戶:小寶愛考拉
資源簡介:卷積碼的MATLAB譯碼,對習慣用此語言的編程都大有幫助
上傳時間: 2013-12-26
上傳用戶:caiiicc
資源簡介:matlab編的卷積碼的編譯碼程序,譯碼算法用的是維特比算法
上傳時間: 2017-03-27
上傳用戶:縹緲
資源簡介:實現(xiàn)了二進制卷積碼的Viterbi硬判,軟判,以及穿孔卷積碼
上傳時間: 2017-07-22
上傳用戶:SimonQQ
資源簡介:FPGA實現(xiàn)卷積碼的功能 是一個卷積碼的編譯碼過程實現(xiàn)
上傳時間: 2014-01-18
上傳用戶:jjj0202
資源簡介:matlab 實現(xiàn)卷積碼的編譯碼程序 以及仿真和調(diào)試程序 可以使用了94了
上傳時間: 2014-01-17
上傳用戶:ma1301115706
資源簡介:中卷積碼就是一種較好的信道編碼方式。這種編碼方式同樣是把k個信息比特編成n個比特,但k和n通常很小,特別適宜于以串行形式傳輸信息,減小了編碼延時。這里是卷積碼的Viterbi算法C源代碼。
上傳時間: 2017-03-27
上傳用戶:ruixue198909
資源簡介:能夠測試不同碼率(1/2,1/3)的卷積碼在awgn信道下的性能
上傳時間: 2013-12-27
上傳用戶:gundan
資源簡介:清華大學 信道編碼課件 基本概念和方法(1) 線性分組碼(1) 循環(huán)碼(4) 卷積碼(4) 級聯(lián)碼(2) 編碼調(diào)制(2) 信道編碼應用(1)
上傳時間: 2014-01-21
上傳用戶:koulian
資源簡介:用VHDL實現(xiàn)卷積碼編碼,該碼為(2.1.3)型卷積碼。
上傳時間: 2015-05-06
上傳用戶:Thuan
資源簡介:卷積碼是一種有記憶的編碼,在任意給定的時間單元處,編碼器的n個輸出不僅與此時間單元的k個輸入有關,而且也與前m個輸入有關。卷積碼通常表示為:(n,k,m) 本次仿真采用(2,1,3)卷積碼。
上傳時間: 2015-06-11
上傳用戶:liglechongchong
資源簡介:(2,1,9)卷積碼的一個查找表,用與(2,1,9)卷積碼的編碼,可以根據(jù)寄存器的狀態(tài)來判別輸出數(shù).
上傳時間: 2016-01-28
上傳用戶:1079836864
資源簡介:這是本人做到RCPC碼(速率兼容刪余卷積碼)的程序
上傳時間: 2014-01-09
上傳用戶:s363994250
資源簡介:Viterbi譯碼器(2.1.7),里面什么都有,測試模塊,編碼模塊和譯碼模塊
上傳時間: 2014-01-09
上傳用戶:aix008
資源簡介:(219)卷積編碼的verilog hdl源代碼,很有用的啊,
上傳時間: 2016-09-01
上傳用戶:Late_Li
資源簡介:目前僅適用于(4,3,3)卷積碼的編碼,目前僅適用于(4,3,3)卷積碼
上傳時間: 2016-12-12
上傳用戶:無聊來刷下
資源簡介:卷積碼是廣泛應用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現(xiàn)結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發(fā)展,使用FPGA實現(xiàn)Viterbi譯碼器的設...
上傳時間: 2013-06-24
上傳用戶:myworkpost
資源簡介:卷積碼的C源程序,包括編碼器和譯碼器。 還有一個是循環(huán)榮譽校驗的vhdl]源碼。
上傳時間: 2015-04-15
上傳用戶:qq21508895
資源簡介:使用該VHDL在仿真軟件中實現(xiàn)RSC(遞歸系統(tǒng)卷積)碼的編碼以及解碼硬件仿真
上傳時間: 2013-12-16
上傳用戶:xuanchangri
資源簡介:通信卷積碼的編碼代碼,用matlab語言實現(xiàn)。
上傳時間: 2013-12-24
上傳用戶:hebmuljb