相 關(guān) 資 源

• 數(shù)字系統(tǒng)設(shè)計(jì)與Verilog_HDL_王金明免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì),數(shù)字系統(tǒng)設(shè)計(jì),數(shù)字系統(tǒng)設(shè)計(jì)

  標(biāo)簽： Verilog_HDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2018-03-08

  上傳用戶：wm20359515

• 數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL

  標(biāo)簽： VerilogHDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-04-15

  上傳用戶：eeworm

• 數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL-319頁(yè)-9.3M.pdf免費(fèi)下載

  資源簡(jiǎn)介：專(zhuān)輯類(lèi)-數(shù)字處理及顯示技術(shù)專(zhuān)輯-106冊(cè)-9138M 數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL-319頁(yè)-9.3M.pdf

  標(biāo)簽： VerilogHDL 319 9.3

  上傳時(shí)間： 2013-07-23

  上傳用戶：淺言微笑

• 實(shí)驗(yàn)六 實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：?實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，數(shù)碼管的設(shè)計(jì)

  標(biāo)簽： 實(shí)驗(yàn) 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-10-22

  上傳用戶：kongrong

• VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合.pdf免費(fèi)下載

  資源簡(jiǎn)介：VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合.pdf

  標(biāo)簽： VHDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2015-10-06

  上傳用戶：cjl42111

• 《數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL》 闡述數(shù)字系統(tǒng)設(shè)計(jì)方法免費(fèi)下載

  資源簡(jiǎn)介：《數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL》 闡述數(shù)字系統(tǒng)設(shè)計(jì)方法，重點(diǎn)對(duì)用vhdl設(shè)計(jì)開(kāi)發(fā)常用的數(shù)字電路和數(shù)字系統(tǒng)進(jìn)行具體闡述，配合大量設(shè)計(jì)實(shí)例。

  標(biāo)簽： VerilogHDL 數(shù)字系統(tǒng)設(shè)計(jì) 數(shù)字系統(tǒng) 設(shè)計(jì)方法

  上傳時(shí)間： 2013-12-28

  上傳用戶：zhaoq123

• 數(shù)字系統(tǒng)設(shè)計(jì)與verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)與verilog實(shí)現(xiàn)，是一本pdf格式的電子書(shū)

  標(biāo)簽： verilog 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-12-17

  上傳用戶：84425894

• 數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL 319頁(yè) 9.3M.pdf免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字處理及顯示技術(shù)專(zhuān)輯 106冊(cè) 913M數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL 319頁(yè) 9.3M.pdf

  標(biāo)簽：

  上傳時(shí)間： 2014-05-05

  上傳用戶：時(shí)代將軍

• 王金明編著的數(shù)字系統(tǒng)設(shè)計(jì)關(guān)于另外一種通用硬件描述語(yǔ)言書(shū)上的所有例子免費(fèi)下載

  資源簡(jiǎn)介：王金明編著的數(shù)字系統(tǒng)設(shè)計(jì)關(guān)于另外一種通用硬件描述語(yǔ)言書(shū)上的所有例子

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì) 硬件描述語(yǔ)言

  上傳時(shí)間： 2017-05-10

  上傳用戶：asasasas

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航 超清書(shū)簽版免費(fèi)下載

  資源簡(jiǎn)介：FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航 超清書(shū)簽版

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-04-15

  上傳用戶：eeworm

• 《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航》的配套光盤(pán)免費(fèi)下載

  資源簡(jiǎn)介：《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航》的配套光盤(pán)，Verilog編寫(xiě)，USB、I2C、MAC的接口設(shè)計(jì)

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-08-12

  上傳用戶：xa_lgy

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-08-28

  上傳用戶：r5100

• < FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航> 一書(shū)的代碼免費(fèi)下載

  資源簡(jiǎn)介：< FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航> 一書(shū)的代碼，F(xiàn)PGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航,用硬件描述語(yǔ)言編寫(xiě)的，I2C,UART,USB，VGA，CAN-BUS，網(wǎng)絡(luò)等等的書(shū)籍配套原代碼。。。。\r\n使用方法：\r\n1.拷貝到硬盤(pán)。\r\n2.用ISE創(chuàng)建項(xiàng)目，分別加入各個(gè)代碼文件...

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-08-31

  上傳用戶：CHINA526

• 《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航》的配套光盤(pán)免費(fèi)下載

  資源簡(jiǎn)介：《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航》的配套光盤(pán)，Verilog編寫(xiě)，USB、I2C、MAC的接口設(shè)計(jì)

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-09-01

  上傳用戶：410805624

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航免費(fèi)下載

  資源簡(jiǎn)介：FPGA 數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航 經(jīng)典FPGA實(shí)戰(zhàn)應(yīng)用

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-11-12

  上傳用戶：chenbhdt

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航(源程序)免費(fèi)下載

  資源簡(jiǎn)介：FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航(源程序) ?????? 1每個(gè)項(xiàng)目都有說(shuō)明文件，介紹使用方法。

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-10-31

  上傳用戶：yuchunhai1990

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航免費(fèi)下載

  資源簡(jiǎn)介：FPGA 數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航 經(jīng)典FPGA實(shí)戰(zhàn)應(yīng)用

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-12-21

  上傳用戶：nem567397

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航(源程序)免費(fèi)下載

  資源簡(jiǎn)介：FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航(源程序) ?????? 1每個(gè)項(xiàng)目都有說(shuō)明文件，介紹使用方法。

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2013-12-11

  上傳用戶：cccole0605

• 嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)-基于ARM微處理器與ucosii實(shí)時(shí)操作系統(tǒng)（王田苗）免費(fèi)下載

  資源簡(jiǎn)介：嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)-基于ARM微處理器與ucosii實(shí)時(shí)操作系統(tǒng)（王田苗）

  標(biāo)簽： ucosii ARM 嵌入式系統(tǒng)設(shè)計(jì) 實(shí)時(shí)操作系統(tǒng)

  上傳時(shí)間： 2015-04-04

  上傳用戶：sy_jiadeyi

• 嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)-王田苗 北航 講解嵌入式系統(tǒng)原理及實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)-王田苗 北航 講解嵌入式系統(tǒng)原理及實(shí)例

  標(biāo)簽： 嵌入式系統(tǒng)設(shè)計(jì) 嵌入式 系統(tǒng)原理

  上傳時(shí)間： 2015-06-11

  上傳用戶：netwolf

• 《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航》的配套光盤(pán)免費(fèi)下載

  資源簡(jiǎn)介：《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航》的配套光盤(pán)，Verilog編寫(xiě)，USB、I2C、MAC的接口設(shè)計(jì)

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2014-07-31

  上傳用戶：1583060504

• Verilog 程序例子 王金明：《Verilog HDL程序設(shè)計(jì)教程》程序例子免費(fèi)下載

  資源簡(jiǎn)介：Verilog 程序例子 王金明：《Verilog HDL程序設(shè)計(jì)教程》程序例子，帶說(shuō)明。

  標(biāo)簽： Verilog HDL 程序 教程

  上傳時(shí)間： 2014-01-08

  上傳用戶：star_in_rain

• 嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)-j基于ARM微處理器及UCOS操作系統(tǒng),王田苗免費(fèi)下載

  資源簡(jiǎn)介：嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)-j基于ARM微處理器及UCOS操作系統(tǒng),王田苗

  標(biāo)簽： UCOS ARM 嵌入式系統(tǒng)設(shè)計(jì) 微處理器

  上傳時(shí)間： 2015-09-28

  上傳用戶：heart520beat

• 用于數(shù)字系統(tǒng)設(shè)計(jì),求與非門(mén)組合簡(jiǎn)化的立方體方法,就質(zhì)立方體的一個(gè)程序免費(fèi)下載

  資源簡(jiǎn)介：用于數(shù)字系統(tǒng)設(shè)計(jì),求與非門(mén)組合簡(jiǎn)化的立方體方法,就質(zhì)立方體的一個(gè)程序

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì) 與非門(mén) 組合 程序

  上傳時(shí)間： 2015-10-20

  上傳用戶：tianyi223

• 求數(shù)字系統(tǒng)設(shè)計(jì)的與非門(mén)簡(jiǎn)化的立方體運(yùn)算的質(zhì)立方體的選拔法程序免費(fèi)下載

  資源簡(jiǎn)介：求數(shù)字系統(tǒng)設(shè)計(jì)的與非門(mén)簡(jiǎn)化的立方體運(yùn)算的質(zhì)立方體的選拔法程序

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì) 與非門(mén) 運(yùn)算 程序

  上傳時(shí)間： 2013-12-10

  上傳用戶：lanjisu111

• FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼

  標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

  上傳時(shí)間： 2014-01-04

  上傳用戶：baitouyu

• 王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序 把程序部分單獨(dú)列出來(lái) 讓你跳過(guò)大段文字直接接觸源程序免費(fèi)下載

  資源簡(jiǎn)介：王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序 把程序部分單獨(dú)列出來(lái) 讓你跳過(guò)大段文字直接接觸源程序

  標(biāo)簽： Verilog HDL 程序 程序設(shè)計(jì)

  上傳時(shí)間： 2013-12-16

  上傳用戶：hanli8870

• 王金明編寫(xiě)的《Verilog HDL程序設(shè)計(jì)教程》書(shū)中的例子原碼免費(fèi)下載

  資源簡(jiǎn)介：王金明編寫(xiě)的《Verilog HDL程序設(shè)計(jì)教程》書(shū)中的例子原碼，適合于初學(xué)者。

  標(biāo)簽： Verilog HDL 編寫(xiě) 程序設(shè)計(jì)

  上傳時(shí)間： 2016-05-19

  上傳用戶：gaojiao1999

• 于明ARM9嵌入式系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)教程免費(fèi)下載

  資源簡(jiǎn)介：于明ARM9嵌入式系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)教程，開(kāi)發(fā)環(huán)境是linux

  標(biāo)簽： ARM9 嵌入式系統(tǒng)設(shè)計(jì) 開(kāi)發(fā)教程

  上傳時(shí)間： 2013-12-26

  上傳用戶：lwwhust

• 王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序免費(fèi)下載

  資源簡(jiǎn)介：王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-12-09

  上傳用戶：wxhwjf