相 關(guān) 資 源

• 該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)指導(dǎo)。免費(fèi)下載

  資源簡(jiǎn)介：該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)指導(dǎo)。

  標(biāo)簽： QUICKLOGIC FPGA DDS 文檔

  上傳時(shí)間： 2013-12-20

  上傳用戶：123啊

• 用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)

  標(biāo)簽： FPGA DDS

  上傳時(shí)間： 2018-03-22

  上傳用戶：caigen0001

• 用FPGA實(shí)現(xiàn)DDS的原理圖免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DDS的原理圖，結(jié)構(gòu)清晰，采用總線方式與外部單片機(jī)通信

  標(biāo)簽： FPGA DDS 原理圖

  上傳時(shí)間： 2015-12-16

  上傳用戶：qq521

• 用FPGA實(shí)現(xiàn)DDS的信號(hào)發(fā)生器（正弦波125kHz）免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DDS的信號(hào)發(fā)生器（正弦波125kHz）

  標(biāo)簽： FPGA DDS 125 kHz

  上傳時(shí)間： 2013-12-16

  上傳用戶：xzt

• 用FPGA實(shí)現(xiàn)FFT的算法分析免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)FFT的算法分析,硬件介紹!

  標(biāo)簽： FPGA FFT 算法分析

  上傳時(shí)間： 2013-08-05

  上傳用戶：qq1604324866

• 用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼

  標(biāo)簽： fft FPGA 1024 vhdl

  上傳時(shí)間： 2013-08-22

  上傳用戶：ukuk

• 用FPGA實(shí)現(xiàn)SDRAM的操作免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)SDRAM的操作，具體操作見內(nèi)部說明文件

  標(biāo)簽： SDRAM FPGA 操作

  上傳時(shí)間： 2014-01-05

  上傳用戶：ecooo

• 一個(gè)老外寫的用CPLD實(shí)現(xiàn)DDS的軟件免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)老外寫的用CPLD實(shí)現(xiàn)DDS的軟件，大家參考參考！

  標(biāo)簽： CPLD DDS 軟件

  上傳時(shí)間： 2015-11-27

  上傳用戶：zhaoq123

• 用FPGA實(shí)現(xiàn)DDS,可變頻,幅值由硬件完成免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DDS,可變頻,幅值由硬件完成

  標(biāo)簽： FPGA DDS 幅值 硬件

  上傳時(shí)間： 2015-12-03

  上傳用戶：plsee

• 用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼

  標(biāo)簽： fft FPGA 1024 vhdl

  上傳時(shí)間： 2014-01-18

  上傳用戶：三人用菜

• 用FPGA實(shí)現(xiàn)vga的顯示免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)vga的顯示，很好的。能用。分辨率可達(dá)1024*680

  標(biāo)簽： FPGA vga

  上傳時(shí)間： 2016-12-24

  上傳用戶：l254587896

• 用8051實(shí)現(xiàn)存儲(chǔ)器的設(shè)計(jì),設(shè)計(jì)程序用匯編語言來寫免費(fèi)下載

  資源簡(jiǎn)介：用8051實(shí)現(xiàn)存儲(chǔ)器的設(shè)計(jì),設(shè)計(jì)程序用匯編語言來寫

  標(biāo)簽： 8051 存儲(chǔ)器 設(shè)計(jì)程序 匯編語言

  上傳時(shí)間： 2017-07-11

  上傳用戶：彭玖華

• 用FPGA實(shí)現(xiàn)FFT的算法分析,硬件介紹!免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)FFT的算法分析,硬件介紹!

  標(biāo)簽： FPGA FFT 算法分析 硬件

  上傳時(shí)間： 2014-12-03

  上傳用戶：czl10052678

• 用FPGA實(shí)現(xiàn)VGA的顯示簡(jiǎn)介免費(fèi)下載

  資源簡(jiǎn)介：該文檔為用FPGA實(shí)現(xiàn)VGA的顯示簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： FPGA vga

  上傳時(shí)間： 2021-10-30

  上傳用戶：

• 這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲免費(fèi)下載

  資源簡(jiǎn)介：這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲，里面有詳細(xì)的程序源碼及分析，希望有些幫助

  標(biāo)簽： FPGA 比較

  上傳時(shí)間： 2013-08-06

  上傳用戶：lili123

• 采用FPGA的hdl語言實(shí)現(xiàn)DDS的信號(hào)發(fā)生器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：采用FPGA的hdl語言實(shí)現(xiàn)DDS的信號(hào)發(fā)生器的設(shè)計(jì)，性能與傳統(tǒng)相比明顯提高。

  標(biāo)簽： FPGA DDS hdl 語言

  上傳時(shí)間： 2017-05-11

  上傳用戶：a6697238

• 這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲免費(fèi)下載

  資源簡(jiǎn)介：這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲，里面有詳細(xì)的程序源碼及分析，希望有些幫助

  標(biāo)簽： FPGA 比較

  上傳時(shí)間： 2014-01-14

  上傳用戶：caozhizhi

• 用FPGA實(shí)現(xiàn)三電平PWM發(fā)生器的完整資料免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)三電平PWM發(fā)生器的完整資料

  標(biāo)簽： FPGA PWM 三電平 發(fā)生器

  上傳時(shí)間： 2013-08-06

  上傳用戶：DXM35

• 用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...

  標(biāo)簽： FPGA DA轉(zhuǎn)換器

  上傳時(shí)間： 2013-08-22

  上傳用戶：dudu1210004

• 用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線

  標(biāo)簽： FPGA 大型 計(jì)時(shí)

  上傳時(shí)間： 2013-08-23

  上傳用戶：q986086481

• 用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。

  標(biāo)簽： FPGA 任意波形發(fā)生器 源代碼

  上傳時(shí)間： 2013-08-27

  上傳用戶：llwap

• 基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用

  標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制

  上傳時(shí)間： 2013-08-29

  上傳用戶：r5100

• 快速傅立葉變換（FFT）的FPGA實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編...

  標(biāo)簽： FPGA FFT 傅立葉變換

  上傳時(shí)間： 2013-04-24

  上傳用戶：康郎

• 快速傅立葉變換（FFT）的FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編...

  標(biāo)簽： FPGA FFT 傅立葉變換

  上傳時(shí)間： 2013-04-24

  上傳用戶：ykykpb

• 本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了如何用VHDL進(jìn)行DDS的設(shè)計(jì)，其中關(guān)鍵的相位累加器，正弦信號(hào)發(fā)生器等用VHDL描述

  標(biāo)簽： VHDL DDS

  上傳時(shí)間： 2013-08-05

  上傳用戶：新手無憂

• 用FPGA 實(shí)現(xiàn)基- 4FFT 算法免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)高速數(shù)字信號(hào)處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對(duì)其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋...

  標(biāo)簽： FPGA 4FFT 算法

  上傳時(shí)間： 2013-08-08

  上傳用戶：gxrui1991

• 用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫，非常有用的好東東啊

  標(biāo)簽： FPGA VHDL 232 RS

  上傳時(shí)間： 2013-08-21

  上傳用戶：爺?shù)臍赓|(zhì)

• SYSTEMVIEW信真及其FPGA實(shí)現(xiàn)發(fā)送端設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：真序擴(kuò)頻通信系統(tǒng)的SYSTEMVIEW信真及其FPGA實(shí)現(xiàn)發(fā)送端設(shè)計(jì)

  標(biāo)簽： SYSTEMVIEW FPGA 發(fā)送

  上傳時(shí)間： 2013-08-28

  上傳用戶：debuchangshi

• 用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來完成模/數(shù)轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：自己課程設(shè)計(jì)寫的程序，用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來完成模/數(shù)轉(zhuǎn)換，然后將轉(zhuǎn)換完的數(shù)字信號(hào)傳遞給0832

  標(biāo)簽： FPGA 0809 ADC 轉(zhuǎn)換

  上傳時(shí)間： 2013-08-30

  上傳用戶：小寶愛考拉

• 采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口免費(fèi)下載

  資源簡(jiǎn)介：　　白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 　　了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express? （PCIe?） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！

  標(biāo)簽： FPGA PCIe 低功耗 接口

  上傳時(shí)間： 2013-11-16

  上傳用戶：huangld