十六進制七段數碼顯示器的Verilog設計 - 免費下載
應用設計資源
文件大小：12 K
?? 資源詳細信息
?? 溫馨提示：本資源由用戶 Lily_liu 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。
資源簡介
學習7段數碼顯示譯碼器、十六進制計數器以及頂層連接模塊的Verilog設計；
2、掌握組合邏輯，時序邏輯以及用例化語句實現頂層模塊的Verilog設計方法；
3、熟悉QuartusⅡ的整個設計流程，仿真方法，引腳鎖定，下載及測試方法。
立即下載此資源
提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時內重復下載不扣分
- 支持斷點續傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費領取
- 邀請好友注冊獎勵
- 查看詳情 →