相 關(guān) 資 源

• 基于Verilog的拔河游戲機(jī)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的拔河游戲機(jī)設(shè)計(jì)，內(nèi)附有論文，請(qǐng)放心下載

  標(biāo)簽： Verilog

  上傳時(shí)間： 2019-11-17

  上傳用戶：4626BiuBiu

• 基于Verilog的交通燈設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的交通燈設(shè)計(jì)，分為八個(gè)模塊，可以手動(dòng)控制，自動(dòng)控制

  標(biāo)簽： Verilog 交通燈

  上傳時(shí)間： 2016-07-18

  上傳用戶：moerwang

• 基于Verilog的除法器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的除法器設(shè)計(jì)，可以直接在Q2里面運(yùn)行哦~

  標(biāo)簽： Verilog 除法器

  上傳時(shí)間： 2014-12-01

  上傳用戶：dancnc

• 基于Verilog的fir濾波器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的fir濾波器設(shè)計(jì)，用的并行結(jié)構(gòu)。在前面基礎(chǔ)上加入四級(jí)流水（加法器，并行乘法器，乘法結(jié)果相加兩級(jí)），通過(guò)驗(yàn)證。

  標(biāo)簽： Verilog fir 濾波器設(shè)計(jì)

  上傳時(shí)間： 2013-11-26

  上傳用戶：liuchee

• 基于VHDL的乒乓球游戲機(jī)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL的乒乓球游戲機(jī)設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！

  標(biāo)簽： vhdl 乒乓球游戲機(jī)

  上傳時(shí)間： 2021-12-20

  上傳用戶：1208020161

• 基于cpld的pwm控制設(shè)計(jì)采用vhdl.Verilog語(yǔ)言設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.Verilog語(yǔ)言設(shè)計(jì)\r\n對(duì)大家比較有用

  標(biāo)簽： Verilog cpld vhdl pwm

  上傳時(shí)間： 2013-08-20

  上傳用戶：sk5201314

• 基于cpld的pwm控制設(shè)計(jì) 采用vhdl.Verilog語(yǔ)言設(shè)計(jì) 對(duì)大家比較有用免費(fèi)下載

  資源簡(jiǎn)介：基于cpld的pwm控制設(shè)計(jì) 采用vhdl.Verilog語(yǔ)言設(shè)計(jì) 對(duì)大家比較有用

  標(biāo)簽： Verilog cpld vhdl pwm

  上傳時(shí)間： 2014-01-09

  上傳用戶：baiom

• 基于Verilog的八層電梯設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的八層電梯設(shè)計(jì)，能夠?qū)崿F(xiàn)自動(dòng)化的電梯控制。

  標(biāo)簽： Verilog 電梯設(shè)計(jì)

  上傳時(shí)間： 2013-11-28

  上傳用戶：qq521

• 基于Verilog的八層電梯設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的八層電梯設(shè)計(jì)，能夠?qū)崿F(xiàn)自動(dòng)化的電梯控制。

  標(biāo)簽： Verilog 電梯設(shè)計(jì)

  上傳時(shí)間： 2016-11-18

  上傳用戶：小儒尼尼奧

• 一個(gè)基于Verilog的I2C核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)基于Verilog的I2C核的設(shè)計(jì)，希望對(duì)大家有所幫助

  標(biāo)簽： Verilog I2C

  上傳時(shí)間： 2016-12-23

  上傳用戶：daoxiang126

• 用Verilog語(yǔ)言寫(xiě)的拔河游戲機(jī)免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語(yǔ)言寫(xiě)的拔河游戲機(jī)，配套硬件試驗(yàn)箱

  標(biāo)簽： Verilog 語(yǔ)言

  上傳時(shí)間： 2013-12-07

  上傳用戶：love1314

• 基于FPGA的can 總線設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的can 總線設(shè)計(jì)，采用Verilog語(yǔ)言編寫(xiě)。在FPGA的開(kāi)發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。

  標(biāo)簽： FPGA can 總線設(shè)計(jì)

  上傳時(shí)間： 2013-09-03

  上傳用戶：498732662

• 基于FPGA的can 總線設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的can 總線設(shè)計(jì)，采用Verilog語(yǔ)言編寫(xiě)。在FPGA的開(kāi)發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。

  標(biāo)簽： FPGA can 總線設(shè)計(jì)

  上傳時(shí)間： 2015-07-06

  上傳用戶：shus521

• 基于ＰＤＭ 的注塑模并行設(shè)計(jì)系統(tǒng)研究免費(fèi)下載

  資源簡(jiǎn)介：基于ＰＤＭ 的注塑模并行設(shè)計(jì)系統(tǒng)研究

  標(biāo)簽： 模 并行 系統(tǒng)研究

  上傳時(shí)間： 2013-08-04

  上傳用戶：eeworm

• 基于FPGA的防火墻系統(tǒng)設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的防火墻系統(tǒng)設(shè)計(jì)_源碼.part02.rar

  標(biāo)簽： FPGA 防火墻 系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-06-13

  上傳用戶：huxz911

• 基于TMS320F2812的變頻器設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：基于TMS320F2812的變頻器設(shè)計(jì)及其相關(guān)探討

  標(biāo)簽： F2812 2812 320F TMS

  上傳時(shí)間： 2013-06-02

  上傳用戶：zoushuiqi

• 基于FPGA的LED顯示屏設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的LED顯示屏設(shè)計(jì)基于FPGA的LED顯示屏設(shè)計(jì)

  標(biāo)簽： FPGA LED 顯示屏設(shè)計(jì)

  上傳時(shí)間： 2013-06-15

  上傳用戶：m62383408

• 基于PROTEUS的單片機(jī)系統(tǒng)設(shè)計(jì)與仿真免費(fèi)下載

  資源簡(jiǎn)介：基于PROTEUS的單片機(jī)系統(tǒng)設(shè)計(jì)與仿真

  標(biāo)簽： PROTEUS 單片機(jī) 仿真 系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：diaorunze

• 基于FPGA的VGA顯示設(shè)計(jì)方案免費(fèi)下載

  資源簡(jiǎn)介：提出了一種基于FPGA的VGA顯示設(shè)計(jì)方案，采用狀態(tài)機(jī)對(duì)其狀態(tài)轉(zhuǎn)變進(jìn)行描述。

  標(biāo)簽： FPGA VGA 顯示設(shè)計(jì) 方案

  上傳時(shí)間： 2013-04-24

  上傳用戶：邶刖

• 基于2410的MP3系統(tǒng)設(shè)計(jì)方案和原理圖免費(fèi)下載

  資源簡(jiǎn)介：·基于2410的MP3系統(tǒng)設(shè)計(jì)方案和原理圖

  標(biāo)簽： 2410 MP3 系統(tǒng)設(shè)計(jì) 方案

  上傳時(shí)間： 2013-04-24

  上傳用戶：sun_pro12580

• 基于FPGA的PCI接口設(shè)計(jì)的源代碼以及其仿真測(cè)試文件免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的PCI接口設(shè)計(jì)的源代碼以及其仿真測(cè)試文件

  標(biāo)簽： FPGA PCI 接口設(shè)計(jì) 仿真測(cè)試

  上傳時(shí)間： 2013-08-05

  上傳用戶：lou45566

• 基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法研究免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法研究

  標(biāo)簽： FPGA 智能控制器 方法研究 測(cè)試

  上傳時(shí)間： 2013-08-08

  上傳用戶：aa7821634

• 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)，2007年上海FPGA高級(jí)研修班張衛(wèi)軍老師講義

  標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-08-14

  上傳用戶：qwe1234

• 基于FPGA的PID控制器設(shè)計(jì)研究免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的PID控制器設(shè)計(jì)研究，適合用fpga開(kāi)發(fā)控制系統(tǒng)的專業(yè)人員參考

  標(biāo)簽： FPGA PID 制器設(shè)計(jì)

  上傳時(shí)間： 2013-08-15

  上傳用戶：xlcky

• 基于Verilog的fir濾波免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog的fir濾波，并帶matlab仿真

  標(biāo)簽： Verilog fir 濾波

  上傳時(shí)間： 2013-08-21

  上傳用戶：qiaoyue

• 基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn) pdf免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： UARTIP FPGA

  上傳時(shí)間： 2013-08-22

  上傳用戶：kaje

• 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)。相對(duì)FPGA的迅速發(fā)展及盛行，基于此類技術(shù)的嵌入式軟件系統(tǒng)開(kāi)發(fā)必不可少，頂上去。

  標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-08-27

  上傳用戶：萍水相逢

• 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)，對(duì)新入門(mén)的兄弟很有啟發(fā)的。

  標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-08-27

  上傳用戶：thesk123

• 基于cpld的交通燈設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于cpld的交通燈設(shè)計(jì)\r\n

  標(biāo)簽： cpld 交通燈

  上傳時(shí)間： 2013-08-31

  上傳用戶：skfreeman

• 基于單片機(jī)的數(shù)字鐘設(shè)計(jì)電路圖免費(fèi)下載

  資源簡(jiǎn)介：基于單片機(jī)的數(shù)字鐘設(shè)計(jì)電路圖，以及PCB仿真圖。

  標(biāo)簽： 單片機(jī) 數(shù)字鐘設(shè)計(jì) 電路圖

  上傳時(shí)間： 2013-09-11

  上傳用戶：dajin