IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
資源簡介： IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_f...
上傳時間： 2013-10-20
上傳用戶：lingfei
資源簡介： IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_f...
上傳時間： 2013-11-02
上傳用戶：誰偷了我的麥兜
資源簡介：Altera IP核8B10B編碼器的完整設計流程包括Altera IP的定制、仿真和實現的全過程
上傳時間： 2017-08-19
上傳用戶：lizhizheng88
資源簡介：結合視頻壓縮的理論以及IP核設計中對于仿真驗證的要求,本文設計了視頻壓縮IP核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應用仿真要求設計外圍電路,構建一個視頻壓縮IP核的硬件仿真原型,采用運行于上位機上的控制和驅動軟件...
上傳時間： 2013-05-31
上傳用戶：ikemada
資源簡介：串行通訊IP核，經過仿真驗證，綜合，可以參考使用
上傳時間： 2016-12-22
上傳用戶：yulg
資源簡介：附件 介紹了如何 使用compxlib命令編譯Xilinx的modelsim仿真庫，創建這個仿真庫對ISE調用modelsim是必不可少的一步,該法完全自動化，免去繁雜的手動操作，是創建這個仿真庫最簡潔的方法之一
上傳時間： 2013-12-20
上傳用戶：wpwpwlxwlx
資源簡介：隨著計算機及其外圍設備的發展，傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活...
上傳時間： 2013-06-30
上傳用戶：nanfeicui
資源簡介：Quartus中fft ip core的使用(modelsim 仿真FFT ip core 結合QUARTUS II 聯合調試)
上傳時間： 2017-07-31
上傳用戶：love1314
資源簡介：介紹了Xilinx與modelsim仿真時所用的庫的調用，以及Xilinx core的生成，以綜合和實現等相關問題
上傳時間： 2014-08-28
上傳用戶：xwd2010
資源簡介：當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為...
上傳時間： 2013-06-12
上傳用戶：mqien
資源簡介：當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為...
上傳時間： 2013-04-24
上傳用戶：rockjablew
資源簡介：altera的FFT IP核的用戶手冊，介紹了如何使用ALTERA IP核生成FFT核，如何設置參數并講述了如何仿真，適用于通信方面的FPGA設計工程師，學生
上傳時間： 2013-04-24
上傳用戶：wanqunsheng
資源簡介：設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執行一條指令。本設計使用modelsim軟件完成了功...
上傳時間： 2013-11-02
上傳用戶：gundan
資源簡介：介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設計與實現。采用Verilog HDL作控制器的模塊設計，并用modelsim仿真測試，驗證其正確性；利用嵌入式SOPC開發工具，在開發板上完成觸控屏顯示驅動及其控制模塊的系統設計，給出系統硬、軟件設計，實現TFT-LCD觸控...
上傳時間： 2013-12-24
上傳用戶：sdq_123
資源簡介：IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則 asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx ...
上傳時間： 2014-01-05
上傳用戶：頂得柱
資源簡介：如何使Cir文件進行PSPice仿真當Orcad仿真庫中找不到某些器件的時候，我們可以從這些器件的廠家網站上下載“.cir”格式的Spice Model，下面介紹一下如何使用這些“.cir”文件進行仿真。以AD620.cir為例：1.下載Cir文件：從AD的網站上下載AD的cir格式文件，內容...
上傳時間： 2022-07-03
上傳用戶：
資源簡介：當前，隨著電子技術的飛速發展，智能化系統中需要傳輸的數據量日益增大，要求數據傳送的速度也越來越快，傳統的數據傳輸方式已無法滿足目前的要求。在此前提下，采用高速數據傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信...
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
資源簡介：軟件開發環境：ISE 7.1i 硬件開發環境：紅色颶風II代－Xilinx版 1. 本實例用于控制開發板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數據，然后再將數據讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用m...
上傳時間： 2013-04-24
上傳用戶：ZJX5201314
資源簡介：使用CPLD仿真8088核,內有源程序和說明,可以參考
上傳時間： 2013-08-22
上傳用戶：eclipse
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用...
上傳時間： 2013-11-06
上傳用戶：songkun
資源簡介：mutisim仿真模型器件建立
上傳時間： 2013-10-12
上傳用戶：894898248
資源簡介：mutisim仿真模型器件建立
上傳時間： 2013-10-21
上傳用戶：qoovoop
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用...
上傳時間： 2013-12-22
上傳用戶：forzalife
資源簡介：用modelsim仿真一個正弦波產生程序
上傳時間： 2014-12-04
上傳用戶：yuchunhai1990
資源簡介：完整的用VERILOG語言開發的USB2.0 IP核源代碼，包括文檔、仿真文件
上傳時間： 2015-07-09
上傳用戶：維子哥哥
資源簡介：這是一個在proteus vsm(由英國的公司開發的一個單片機以及外圍電路仿真軟件）下仿真MMC卡的一個運行庫，安裝好proteus vsm后就可直接在安裝它，就可以仿真某些系列的mmc 卡。
上傳時間： 2015-08-26
上傳用戶：清風冷雨
資源簡介：protues 8x8LED漢字顯示仿真 創達科技 陳仲庫 設計 簡單實驗 僅供參考
上傳時間： 2013-12-01
上傳用戶：wang5829
資源簡介：如何利用Matlab創建Quartus波形仿真文件，很詳細
上傳時間： 2016-02-07
上傳用戶：wys0120
資源簡介：Dual Port RAM Asynchronous Read/Write 經過modelsim仿真
上傳時間： 2016-02-12
上傳用戶：xauthu
資源簡介：Content Addressable Memory 的verilog源代碼。經過modelsim仿真。
上傳時間： 2013-12-31
上傳用戶：czl10052678
