simulink的整流電路的仿真，結(jié)果表明仿真的確可行
資源簡(jiǎn)介：simulink的整流電路的仿真，結(jié)果表明仿真的確可行
上傳時(shí)間： 2017-04-15
上傳用戶：xiaoxiang
資源簡(jiǎn)介：該文檔為基于Matlab_simulink的整流電路的建模與仿真總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-02-15
上傳用戶：
資源簡(jiǎn)介：電源四個(gè)二極管構(gòu)成的整流電路simulink仿真模型，基于MATLAB7.0
上傳時(shí)間： 2014-01-25
上傳用戶：siguazgb
資源簡(jiǎn)介：分析了高頻整流電路輸入電流的諧波特性，并在高頻整流電路的基礎(chǔ)上進(jìn)行了改進(jìn)，分別加入了并聯(lián)諧振電路和低通濾波器。利用Multisim構(gòu)建了仿真模型，給出了仿真模型中電路的參數(shù)，得到了仿真結(jié)果。仿真結(jié)果表明，高頻整流電路的改進(jìn)設(shè)計(jì)方法可有效地抑制電源模...
上傳時(shí)間： 2013-11-09
上傳用戶：Artemis
資源簡(jiǎn)介：簡(jiǎn)要分析串聯(lián)三相橋式12脈波整流電路的基本原理，針對(duì)諧波對(duì)電網(wǎng)的影響以及提高功率因素，采用諧波注入三相橋式12脈波整流電路，實(shí)現(xiàn)24脈波無源多電平整流。基于matlab/simlink建立諧波注入12脈波整流電路的仿真模型。實(shí)驗(yàn)結(jié)果表明，諧波注入法明顯降低交流側(cè)...
上傳時(shí)間： 2013-11-14
上傳用戶：edward_0608
資源簡(jiǎn)介：變壓器漏感對(duì)整流電路的影響
上傳時(shí)間： 2013-07-11
上傳用戶：eeworm
資源簡(jiǎn)介：仿真_《基于NI Multisim 10的電子電路計(jì)算機(jī)仿真設(shè)計(jì)與分析》
上傳時(shí)間： 2013-07-02
上傳用戶：eeworm
資源簡(jiǎn)介：電感器設(shè)計(jì)工具集-27冊(cè)-46.0M 變壓器漏感對(duì)整流電路的影響-6頁.pdf
上傳時(shí)間： 2013-07-23
上傳用戶：米卡
資源簡(jiǎn)介：設(shè)計(jì)了感應(yīng)耦合電能傳輸系統(tǒng)與二極管整流及同步整流電路，并針對(duì)輸出低電壓大電流的情況，分析了整流電路的效率。通過對(duì)實(shí)驗(yàn)電路進(jìn)行對(duì)比測(cè)試，驗(yàn)證了系統(tǒng)效果。測(cè)試結(jié)果表明，在感應(yīng)耦合電能傳輸系統(tǒng)中應(yīng)用同步整流技術(shù)，系統(tǒng)效率得到顯著提高。
上傳時(shí)間： 2013-11-04
上傳用戶：13162218709
資源簡(jiǎn)介：三相橋式全控整流電路的工作原理
上傳時(shí)間： 2013-10-23
上傳用戶：Miyuki
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 9.8.3 多個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 9.8.4 單個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理...
上傳時(shí)間： 2013-12-31
上傳用戶：l254587896
資源簡(jiǎn)介：此壓縮包給出了一些利用multisim仿真的模擬電路的仿真實(shí)例
上傳時(shí)間： 2015-10-07
上傳用戶：pinksun9
資源簡(jiǎn)介：實(shí)用精密整流電路的設(shè)計(jì)，我本人也參考了這篇文章，很好，對(duì)交流信號(hào)處理提供了幫助。
上傳時(shí)間： 2013-12-21
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
資源簡(jiǎn)介：電感器設(shè)計(jì)工具集相關(guān)專輯 27種 46.0M變壓器漏感對(duì)整流電路的影響 6頁.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：用集成運(yùn)算放大器構(gòu)成精確的整流電路資料，提供大家學(xué)習(xí)參考。
上傳時(shí)間： 2016-05-16
上傳用戶：legenderw
資源簡(jiǎn)介：1.1 什么是整流電路整流電路（rectifying circuit）把交流電能轉(zhuǎn)換為直流電能的電路。大多數(shù)整流電路由變壓器、整流主電路和濾波器等組成。它在直流電動(dòng)機(jī)的調(diào)速、發(fā)電機(jī)的勵(lì)磁調(diào)節(jié)、電解、電鍍等領(lǐng)域得到廣泛應(yīng)用。整流電路通常由主電路、濾波器和變壓器組成...
上傳時(shí)間： 2022-06-18
上傳用戶：
資源簡(jiǎn)介：無論是不控整流電路，還是相控整流電路，功率因數(shù)低都是難以克服的缺點(diǎn).PWM整流電路是采用PWM控制方式和全控型器件組成的整流電路，本文以《電力電子技術(shù) 教材為基礎(chǔ)，詳細(xì)分析了單相電壓型橋式PWM整流電路的工作原理和四種工作模式.通過對(duì)PWM整流電路進(jìn)行控...
上傳時(shí)間： 2022-06-20
上傳用戶：
資源簡(jiǎn)介：內(nèi)容摘要電力電子為人類做出了不可磨滅的貢獻(xiàn)，因此研究電力電子件是為時(shí)代所需。本次課程設(shè)計(jì)為三相半波整流電路的設(shè)計(jì)，本組選擇方案為三相半波可控整流電路的設(shè)計(jì)。主要分為三大模塊：主電路一觸發(fā)電路和保護(hù)電路，其中觸發(fā)電路為集成電路。所選器件基本為...
上傳時(shí)間： 2022-06-24
上傳用戶：bluedrops
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡(jiǎn)單的可編程單脈沖發(fā)生器 9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 9.1.2 流程圖的設(shè)計(jì) 9.1.3 系統(tǒng)功能描述 9.1.4 邏輯框圖 9.1.5 延時(shí)模塊的詳細(xì)描述及仿真 9.1.6 功能模塊Verilog-HDL描述...
上傳時(shí)間： 2015-09-16
上傳用戶：chfanjiang
資源簡(jiǎn)介：這是一款USB接口ISP1582器件實(shí)現(xiàn)DMA傳輸?shù)妮o助電路的硬件設(shè)計(jì)源代碼
上傳時(shí)間： 2013-09-05
上傳用戶：1142895891
資源簡(jiǎn)介：這是一款USB接口ISP1582器件實(shí)現(xiàn)DMA傳輸?shù)妮o助電路的硬件設(shè)計(jì)源代碼
上傳時(shí)間： 2014-12-03
上傳用戶：jackgao
資源簡(jiǎn)介：這是一個(gè)超聲波發(fā)射的控制電路的設(shè)計(jì),可以發(fā)出連續(xù)的單載波脈沖.
上傳時(shí)間： 2013-12-21
上傳用戶：kristycreasy
資源簡(jiǎn)介：一篇介紹基于FPGA的UART電路的設(shè)計(jì)的文章。
上傳時(shí)間： 2013-12-14
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 9.2.5 task的使用...
上傳時(shí)間： 2014-06-23
上傳用戶：xc216
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 9.3.1 脈沖計(jì)數(shù)器的工作原理 9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.3.3 parameter的使用方法 9.3.4 repeat循環(huán)語句的使用方法 9.3.5 系統(tǒng)函數(shù)$random的使用方法 9.3.6 脈...
上傳時(shí)間： 2013-12-14
上傳用戶：jeffery
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測(cè)量與顯示 9.4.1 脈沖頻率的測(cè)量原理 9.4.2 頻率計(jì)的工作原理 9.4.3 頻率測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.4.4 while循環(huán)語句的使用方法 9.4.5 門控信號(hào)發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 9...
上傳時(shí)間： 2013-12-01
上傳用戶：frank1234
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測(cè)量與顯示 9.5.1 脈沖周期的測(cè)量原理 9.5.2 周期計(jì)的工作原理 9.5.3 周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.5.4 forever循環(huán)語句的使用方法 9.5.5 disable禁止語句的使用方法 9....
上傳時(shí)間： 2015-09-16
上傳用戶：皇族傳媒
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測(cè)量與顯示 9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測(cè)量的工作原理 9.6.2 高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.6.3 改進(jìn)型高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) ...
上傳時(shí)間： 2013-11-30
上傳用戶：chenlong
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號(hào) 9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖 9.7.4 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.7.5 譯碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.7.6 步進(jìn)電...
上傳時(shí)間： 2014-01-23
上傳用戶：拔絲土豆
資源簡(jiǎn)介：介紹了關(guān)于硬件電子設(shè)備中的模擬電路的版塊內(nèi)容,對(duì)于硬件方面感興趣的朋友,推薦
上傳時(shí)間： 2013-12-17
上傳用戶：fnhhs
