相 關(guān) 資 源

• 3-8譯碼器設(shè)計(jì) 4選1數(shù)據(jù)選擇器設(shè)計(jì) 4位比較器設(shè)計(jì) 七人表決器設(shè)計(jì) 計(jì)數(shù)器設(shè)計(jì) 交通燈信號控制器設(shè)計(jì)免費(fèi)下載

  資源簡介：3-8譯碼器設(shè)計(jì) 4選1數(shù)據(jù)選擇器設(shè)計(jì) 4位比較器設(shè)計(jì) 七人表決器設(shè)計(jì) 計(jì)數(shù)器設(shè)計(jì) 交通燈信號控制器設(shè)計(jì)

  標(biāo)簽： 譯碼器 數(shù)據(jù)選擇器 交通燈 信號

  上傳時(shí)間： 2017-08-13

  上傳用戶：Thuan

• 用CASE實(shí)現(xiàn)4選1數(shù)據(jù)選擇器 很實(shí)用 運(yùn)用VERILOG免費(fèi)下載

  資源簡介：用CASE實(shí)現(xiàn)4選1數(shù)據(jù)選擇器 很實(shí)用 運(yùn)用VERILOG

  標(biāo)簽： VERILOG CASE 數(shù)據(jù)選擇器

  上傳時(shí)間： 2013-12-20

  上傳用戶：qazxsw

• 8選1數(shù)據(jù)選擇器行為建模及測試Verilog代碼免費(fèi)下載

  資源簡介：8選1數(shù)據(jù)選擇器行為建模及測試Verilog代碼

  標(biāo)簽： Verilog 數(shù)據(jù)選擇器 建模 代碼

  上傳時(shí)間： 2016-06-10

  上傳用戶：英雄

• 8選1數(shù)據(jù)選擇器免費(fèi)下載

  資源簡介：8選1數(shù)據(jù)選擇器

  標(biāo)簽： 數(shù)據(jù)選擇器

  上傳時(shí)間： 2013-12-21

  上傳用戶：ryb

• VHDL4選1數(shù)據(jù)選擇器免費(fèi)下載

  資源簡介：VHDL編寫的4選一數(shù)據(jù)選擇器 entity mux41a is ?????? port(a,b:in std_logic; ?????? ?????? ?s1,s2,s3,s4:in std_logic; ?????? ?????? ?y: out std_logic); end entity mux41a; archi...

  標(biāo)簽： VHDL 數(shù)據(jù)選擇器

  上傳時(shí)間： 2020-05-15

  上傳用戶：cdga

• [VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][免費(fèi)下載

  資源簡介：[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][1...

  標(biāo)簽： xilinx VHDL 01 02

  上傳時(shí)間： 2014-09-06

  上傳用戶：han_zh

• 1、本程序模仿3/8譯碼器的功能 2、由撥碼開關(guān)輸入免費(fèi)下載

  資源簡介：1、本程序模仿3/8譯碼器的功能 2、由撥碼開關(guān)輸入，led輸出。

  標(biāo)簽： 程序 模 撥碼開關(guān) 譯碼器

  上傳時(shí)間： 2015-09-09

  上傳用戶：caixiaoxu26

• 3-8譯碼器學(xué)校課程設(shè)計(jì)上載以大家共享免費(fèi)下載

  資源簡介：3-8譯碼器學(xué)校課程設(shè)計(jì)上載以大家共享，如有不足請多指教

  標(biāo)簽： 譯碼器 家

  上傳時(shí)間： 2013-11-28

  上傳用戶：csgcd001

• 用VHDL設(shè)計(jì)的3-8譯碼器免費(fèi)下載

  資源簡介：用VHDL設(shè)計(jì)的3-8譯碼器，精簡~！

  標(biāo)簽： VHDL 譯碼器

  上傳時(shí)間： 2014-01-27

  上傳用戶：chens000

• 按鍵掃描 51單片機(jī)加8279 8279通過74LS 138譯碼器擴(kuò)展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線免費(fèi)下載

  資源簡介：按鍵掃描 51單片機(jī)加8279 8279通過74LS 138譯碼器擴(kuò)展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線，由另一3-8譯碼器譯出顯示器的位掃描線，并采用了編碼掃描方式。 為了防止出現(xiàn)重鍵現(xiàn)象，掃描輸出線高位SL3不參加鍵掃描譯碼。CPU對8279的監(jiān)...

  標(biāo)簽： 8279 138 SL0 SL2

  上傳時(shí)間： 2014-01-25

  上傳用戶：skfreeman

• 采用CASE語句設(shè)計(jì)3-8譯碼器的示例程序免費(fèi)下載

  資源簡介：采用CASE語句設(shè)計(jì)3-8譯碼器的示例程序

  標(biāo)簽： CASE 譯碼器 程序

  上傳時(shí)間： 2013-12-23

  上傳用戶：Late_Li

• vhdl的3-8譯碼器免費(fèi)下載

  資源簡介：vhdl的3-8譯碼器

  標(biāo)簽： vhdl 譯碼器

  上傳時(shí)間： 2014-01-03

  上傳用戶：llandlu

• 7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器免費(fèi)下載

  資源簡介：7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器 7406 集電極開路六反相高壓驅(qū)動(dòng)器 7407 集電極開路六正相高壓驅(qū)動(dòng)器 7408 2輸入端四與門...

  標(biāo)簽： 輸入端 7400 7401 7402

  上傳時(shí)間： 2014-01-10

  上傳用戶：jackgao

• 3-8譯碼器,BCD碼轉(zhuǎn)換10進(jìn)制,計(jì)數(shù)器免費(fèi)下載

  資源簡介：3-8譯碼器,BCD碼轉(zhuǎn)換10進(jìn)制,計(jì)數(shù)器

  標(biāo)簽： BCD 譯碼器 計(jì)數(shù)器 轉(zhuǎn)換

  上傳時(shí)間： 2014-08-12

  上傳用戶：Andy123456

• 這是老師給的3—8譯碼器的源程序免費(fèi)下載

  資源簡介：這是老師給的3—8譯碼器的源程序，自己剛才調(diào)試過了，真的成功了，哈哈……，有需要就看看吧

  標(biāo)簽： 譯碼器 源程序

  上傳時(shí)間： 2014-07-26

  上傳用戶：星仔

• 譯碼器的邏輯功能是將已賦予特定含義的一組二進(jìn)制輸入代碼的原意"翻譯"出來,變成對應(yīng)的輸出高低電平信號.該程序?yàn)?-8譯碼器.基于VHDL,其開發(fā)環(huán)境是MAXPLUS2.免費(fèi)下載

  資源簡介：譯碼器的邏輯功能是將已賦予特定含義的一組二進(jìn)制輸入代碼的原意"翻譯"出來,變成對應(yīng)的輸出高低電平信號.該程序?yàn)?-8譯碼器.基于VHDL,其開發(fā)環(huán)境是MAXPLUS2.

  標(biāo)簽： MAXPLUS VHDL 譯碼器 二進(jìn)制

  上傳時(shí)間： 2013-12-23

  上傳用戶：lepoke

• max-plus2 編寫的3-8譯碼器免費(fèi)下載

  資源簡介：max-plus2 編寫的3-8譯碼器

  標(biāo)簽： max-plus 編寫 譯碼器

  上傳時(shí)間： 2016-05-17

  上傳用戶：小眼睛LSL

• 用VERILOG語言實(shí)現(xiàn)了常用3-8譯碼器.免費(fèi)下載

  資源簡介：用VERILOG語言實(shí)現(xiàn)了常用3-8譯碼器.

  標(biāo)簽： VERILOG 語言 譯碼器

  上傳時(shí)間： 2014-01-19

  上傳用戶：xg262122

• 本文件是利用verilog實(shí)現(xiàn)的3-8譯碼器免費(fèi)下載

  資源簡介：本文件是利用verilog實(shí)現(xiàn)的3-8譯碼器

  標(biāo)簽： verilog 譯碼器

  上傳時(shí)間： 2013-12-16

  上傳用戶：ecooo

• 3-8譯碼器地簡單實(shí)現(xiàn)免費(fèi)下載

  資源簡介：3-8譯碼器地簡單實(shí)現(xiàn)，采用QUARTUSii5.0環(huán)境編譯

  標(biāo)簽： 譯碼器

  上傳時(shí)間： 2016-09-30

  上傳用戶：rishian

• 3-8譯碼器的仿真實(shí)驗(yàn)。本實(shí)驗(yàn)選用的仿真開發(fā)軟件是MAX+plus II Version 9.3免費(fèi)下載

  資源簡介：3-8譯碼器的仿真實(shí)驗(yàn)。本實(shí)驗(yàn)選用的仿真開發(fā)軟件是MAX+plus II Version 9.3，原理圖源文件保存在MyProject目錄中，為138decoder.gdf，另有我寫的實(shí)驗(yàn)報(bào)告，呵呵，適合仿真入門

  標(biāo)簽： Version plus MAX 9.3

  上傳時(shí)間： 2016-12-14

  上傳用戶：米卡

• 利用CASE語句的3-8譯碼器,3個(gè)為數(shù)據(jù)輸入,3個(gè)為控制端,分別為S1,S2,S3,輸出數(shù)據(jù)為八位免費(fèi)下載

  資源簡介：利用CASE語句的3-8譯碼器,3個(gè)為數(shù)據(jù)輸入,3個(gè)為控制端,分別為S1,S2,S3,輸出數(shù)據(jù)為八位

  標(biāo)簽： CASE 譯碼器 數(shù)據(jù) 控制

  上傳時(shí)間： 2017-01-23

  上傳用戶：lwwhust

• decoder3_8實(shí)現(xiàn)了FPGA或CPLD 實(shí)現(xiàn)3-8譯碼器的功能免費(fèi)下載

  資源簡介：decoder3_8實(shí)現(xiàn)了FPGA或CPLD 實(shí)現(xiàn)3-8譯碼器的功能

  標(biāo)簽： decoder FPGA CPLD 譯碼器

  上傳時(shí)間： 2014-01-07

  上傳用戶：x4587

• 3-8譯碼器和8-3BCD七段顯示譯碼器免費(fèi)下載

  資源簡介：3-8譯碼器和8-3BCD七段顯示譯碼器

  標(biāo)簽： BCD 譯碼器 顯示譯碼器

  上傳時(shí)間： 2013-12-24

  上傳用戶：xhz1993

• 3-8譯碼器74HC138芯片手冊免費(fèi)下載

  資源簡介：3-8譯碼器74HC138芯片手冊，有需要的可以參考！

  標(biāo)簽： 譯碼器 74hc138

  上傳時(shí)間： 2022-03-31

  上傳用戶：qdxqdxqdxqdx

• 第四章 MATLAB 圖形對象操作 4.1 圖形對象的屬性 4.2 圖形對象句柄的獲取 4.2.1 對象創(chuàng)建時(shí)獲取 4.2.2 層次關(guān)系來獲取 4.2.3 當(dāng)前對象的獲取 4.免費(fèi)下載

  資源簡介：第四章 MATLAB 圖形對象操作 4.1 圖形對象的屬性 4.2 圖形對象句柄的獲取 4.2.1 對象創(chuàng)建時(shí)獲取 4.2.2 層次關(guān)系來獲取 4.2.3 當(dāng)前對象的獲取 4.2.4 根據(jù)對象屬性值的獲取 4.3 圖形對象句柄的刪除與判斷 4.3.1 句柄的刪除 4.3.2 句柄的判斷 ...

  標(biāo)簽： 對象 MATLAB 圖形 4.1

  上傳時(shí)間： 2014-01-01

  上傳用戶：cccole0605

• 本系統(tǒng)適用于單選題（4選1）考試的進(jìn)行免費(fèi)下載

  資源簡介：本系統(tǒng)適用于單選題（4選1）考試的進(jìn)行，系統(tǒng)自帶的題庫是上海市高中一年級《信息科技》(使用華師大教材)的練習(xí)與訓(xùn)練

  標(biāo)簽：

  上傳時(shí)間： 2014-01-16

  上傳用戶：葉山豪

• 這是用數(shù)據(jù)流來設(shè)計(jì)的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評指導(dǎo)免費(fèi)下載

  資源簡介：這是用數(shù)據(jù)流來設(shè)計(jì)的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評指導(dǎo)

  標(biāo)簽： 數(shù)據(jù)流 8位 比較器

  上傳時(shí)間： 2016-06-22

  上傳用戶：cxl274287265

• 使用VHDL硬件描述語言邊寫的奇偶校驗(yàn)程序和3-8譯碼電路程序免費(fèi)下載

  資源簡介：使用VHDL硬件描述語言邊寫的奇偶校驗(yàn)程序和3-8譯碼電路程序

  標(biāo)簽： VHDL 程序 硬件描述語言 奇偶校驗(yàn)

  上傳時(shí)間： 2016-06-26

  上傳用戶：xfbs821

• 2選1數(shù)據(jù)選擇器verilog免費(fèi)下載

  資源簡介：verilog語言，2選1數(shù)據(jù)選擇器

  標(biāo)簽： verilog 數(shù)據(jù)選擇器

  上傳時(shí)間： 2020-05-05

  上傳用戶：may14