相 關(guān) 資 源

• Design Testbenches in Verilog HDL language.免費(fèi)下載

  資源簡介：Design Testbenches in Verilog HDL language.

  標(biāo)簽： Testbenches language Verilog Design

  上傳時(shí)間： 2017-05-04

  上傳用戶：zhaiye

• advanced digital Design with the Verilog hdl免費(fèi)下載

  資源簡介：advanced digital Design with the Verilog hdl

  標(biāo)簽： advanced digital Verilog Design

  上傳時(shí)間： 2013-12-15

  上傳用戶：爺?shù)臍赓|(zhì)

• viterbi decoder , use Verilog HDL language.免費(fèi)下載

  資源簡介：viterbi decoder , use Verilog HDL language.

  標(biāo)簽： language viterbi decoder Verilog

  上傳時(shí)間： 2015-10-06

  上傳用戶：lili123

• this is a Verilog hdl language referance book , tell you the basic useage of this language.免費(fèi)下載

  資源簡介：this is a Verilog hdl language referance book , tell you the basic useage of this language.

  標(biāo)簽： language this referance Verilog

  上傳時(shí)間： 2016-02-06

  上傳用戶：日光微瀾

• Generic FIFO, writen in Verilog hdl免費(fèi)下載

  資源簡介：Generic FIFO, writen in Verilog hdl

  標(biāo)簽： Generic Verilog writen FIFO

  上傳時(shí)間： 2016-02-18

  上傳用戶：zwei41

• Color space converter in Verilog HDL免費(fèi)下載

  資源簡介：Color space converter in Verilog HDL

  標(biāo)簽： converter Verilog Color space

  上傳時(shí)間： 2013-12-22

  上傳用戶：Late_Li

• This is a simple MIPS processor datapath written in Verilog hardware language. You can see the signa免費(fèi)下載

  資源簡介：This is a simple MIPS processor datapath written in Verilog hardware language. You can see the signals when emulating in signalscan. Compile it with Verilog in linux.

  標(biāo)簽： processor datapath hardware language

  上傳時(shí)間： 2017-04-22

  上傳用戶：磊子226

• Design FSM using Verilog HDL.免費(fèi)下載

  資源簡介：Design FSM using Verilog HDL.

  標(biāo)簽： Verilog Design using FSM

  上傳時(shí)間： 2017-05-04

  上傳用戶：lili123

• 一個(gè)時(shí)鐘分頻模塊,in Verilog hdl免費(fèi)下載

  資源簡介：一個(gè)時(shí)鐘分頻模塊,in Verilog hdl

  標(biāo)簽： Verilog hdl in 時(shí)鐘分頻

  上傳時(shí)間： 2013-12-19

  上傳用戶：笨小孩

• This book used in HDL language, the name is Advanced FPGA Design.免費(fèi)下載

  資源簡介：This book used in HDL language, the name is Advanced FPGA Design.

  標(biāo)簽： Advanced language Design This

  上傳時(shí)間： 2014-01-31

  上傳用戶：ecooo

• 基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中...

  標(biāo)簽： Verilog HDL 多功能 數(shù)字

  上傳時(shí)間： 2013-11-10

  上傳用戶：hz07104032

• Verilog HDL: A Guide to Digital Design and免費(fèi)下載

  資源簡介：·Verilog?HDL:?A?Guide?to?Digital?Design?and??

  標(biāo)簽： nbsp Verilog Digital Design

  上傳時(shí)間： 2013-04-24

  上傳用戶：誰偷了我的麥兜

• Verilog hdl. for igginner. tutorial in word file1 KAMPATE免費(fèi)下載

  資源簡介：Verilog hdl. for igginner. tutorial in word file1 KAMPATE

  標(biāo)簽： igginner tutorial Verilog KAMPATE

  上傳時(shí)間： 2015-04-07

  上傳用戶：chenxichenyue

• 是一本好書,Verilog HDL,a guide to digital Design and synthesis免費(fèi)下載

  資源簡介：是一本好書,Verilog HDL,a guide to digital Design and synthesis

  標(biāo)簽： synthesis Verilog digital Design

  上傳時(shí)間： 2015-07-14

  上傳用戶：熊少鋒

• Design and Test_Verilog HDL——EDA先鋒工作室《設(shè)計(jì)與驗(yàn)證—Verilog HDL》配書源代碼免費(fèi)下載

  資源簡介：Design and Test_Verilog HDL——EDA先鋒工作室《設(shè)計(jì)與驗(yàn)證—Verilog HDL》配書源代碼，很多使用的實(shí)例，并有說明，是學(xué)習(xí)Verilog 不可多得的好資料。

  標(biāo)簽： Test_Verilog HDL Verilog Design

  上傳時(shí)間： 2016-02-18

  上傳用戶：youlongjian0

• (2003 prentice-hall)Verilog hdl：a guide to digital Design and synthesis(2nd edition).rar免費(fèi)下載

  資源簡介：(2003 prentice-hall)Verilog hdl：a guide to digital Design and synthesis(2nd edition).rar

  標(biāo)簽： prentice-hall synthesis digital edition

  上傳時(shí)間： 2014-01-17

  上傳用戶：teddysha

• this a book about the Verilog-hdl Design and circuit simulation and synthesize example免費(fèi)下載

  資源簡介：this a book about the Verilog-hdl Design and circuit simulation and synthesize example

  標(biāo)簽： Verilog-hdl simulation synthesize and

  上傳時(shí)間： 2016-11-03

  上傳用戶：GavinNeko

• Writing Testbenches classic book in Verilog testbench免費(fèi)下載

  資源簡介：Writing Testbenches classic book in Verilog testbench

  標(biāo)簽： Testbenches testbench Writing classic

  上傳時(shí)間： 2014-08-03

  上傳用戶：ddddddos

• What is Verilog? ➥ Verilog HDL is a Hardware Description language (HDL) ➥ Verilog HDL免費(fèi)下載

  資源簡介：What is Verilog? &#10149 Verilog HDL is a Hardware Description language (HDL) &#10149 Verilog HDL allows describe Designs at a high level of abstraction as well as the lower implementation levels &#10149 Primary use of HDLs is the simul...

  標(biāo)簽： Verilog HDL 10149 Description

  上傳時(shí)間： 2017-02-18

  上傳用戶：

• a divider Design based on Verilog language免費(fèi)下載

  資源簡介：a divider Design based on Verilog language

  標(biāo)簽： language divider Verilog Design

  上傳時(shí)間： 2013-12-14

  上傳用戶：362279997

• It is n-bit sequential divider in Verilog language免費(fèi)下載

  資源簡介：It is n-bit sequential divider in Verilog language

  標(biāo)簽： sequential language divider Verilog

  上傳時(shí)間： 2017-09-11

  上傳用戶：gxf2016

• 《Verilog HDL 硬件描述語言》免費(fèi)下載

  資源簡介：·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description language a book fine PDF electron version.目????? 錄譯者序前言第1章?? 簡介&n

  標(biāo)簽： nbsp Verilog HDL 硬件描述語言

  上傳時(shí)間： 2013-07-02

  上傳用戶：6404552

• Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c免費(fèi)下載

  資源簡介：Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC ...

  標(biāo)簽： representation Magnitude the magnitude

  上傳時(shí)間： 2013-12-24

  上傳用戶：金宜

• 基于Verilog HDL的自動(dòng)售貨機(jī)控制電路設(shè)計(jì): 可以對5種不同種類的貨物進(jìn)行自動(dòng)售貨,價(jià)格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機(jī)可以接受1元,5角免費(fèi)下載

  資源簡介：基于Verilog HDL的自動(dòng)售貨機(jī)控制電路設(shè)計(jì): 可以對5種不同種類的貨物進(jìn)行自動(dòng)售貨,價(jià)格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機(jī)可以接受1元,5角,1角三種硬幣(即有三種輸入信號(hào)IY,IWJ,IYJ),并且在一個(gè)3位7段LED(二位代表元,一位代表角)顯示以投入...

  標(biāo)簽： Verilog 1.00 1.50 1.80

  上傳時(shí)間： 2016-07-12

  上傳用戶：lanwei

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

  標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶：eeworm

• 精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡介：精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解

  標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)

  上傳時(shí)間： 2013-07-24

  上傳用戶：eeworm

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar免費(fèi)下載

  資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-07-23

  上傳用戶：小宇NVO

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-04-24

  上傳用戶：vodssv

• 基于Verilog HDL語言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡介：采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-07-06

  上傳用戶：也一樣請求

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡介：Verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-05-26

  上傳用戶：cy_ewhat