因為PCIE 3.0信號的速率可以達到8Gb/s,而且鏈路通道走線也可能會很長,這可能會導致高速信號衰減過大,在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設置,以補償長鏈路時高速信號的衰減。
關注B站賬號,站內消息自動回復給您下載驗證碼。
前往 B站:半導體科技觀察
蟲蟲下載站版權所有 京ICP備2021023401號-1