相 關(guān) 資 源

• HDL Designer Series 2010.2a win320免費(fèi)下載

  資源簡(jiǎn)介：Mentor Graphics HDL Designer 工具套件，為客戶(hù)帶來(lái)生產(chǎn)力更高的設(shè)計(jì)輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無(wú)論設(shè)計(jì)復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語(yǔ)言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和...

  標(biāo)簽： Designer 2010.2 Series HDL

  上傳時(shí)間： 2013-08-05

  上傳用戶(hù)：hustfanenze

• HDL Designer Series 2010.2A WIN320免費(fèi)下載

  資源簡(jiǎn)介：金屬材料標(biāo)準(zhǔn)手冊(cè)（上、下）

  標(biāo)簽： 金屬材料 標(biāo)準(zhǔn)手冊(cè)

  上傳時(shí)間： 2013-04-15

  上傳用戶(hù)：eeworm

• Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC ...

  標(biāo)簽： representation Magnitude the magnitude

  上傳時(shí)間： 2013-12-24

  上傳用戶(hù)：金宜

• 光耦傳感器元件Altium Designer AD原理圖庫(kù)元件庫(kù)文件免費(fèi)下載

  資源簡(jiǎn)介：光耦傳感器元件Altium Designer AD原理圖庫(kù)元件庫(kù)文件CSV text has been written to file : 11.1 - 傳感元件.csvLibrary Component Count : 34Name? ? ? ? ? ? ? ? Description--------------------------------------------------------------------...

  標(biāo)簽： 傳感器 altium Designer

  上傳時(shí)間： 2022-03-12

  上傳用戶(hù)：

• Altium Designer 10 (64_32位) 綠色破解中文版軟件安裝包免費(fèi)下載

  資源簡(jiǎn)介：Altium Designer 10 提供了一個(gè)強(qiáng)大的高集成度的板級(jí)設(shè)計(jì)發(fā)布過(guò)程，它可以驗(yàn)證并將您的設(shè)計(jì)和制造數(shù)據(jù)進(jìn)行打包，這些操作只需一鍵完成，從而避免了人為交互中可能出現(xiàn)的錯(cuò)誤。發(fā)布管理系統(tǒng)簡(jiǎn)化規(guī)范了發(fā)布您的設(shè)計(jì)項(xiàng)目的流程，或者更具體地說(shuō)，是那些項(xiàng)目中定...

  標(biāo)簽： Altium Designer軟件下載

  上傳時(shí)間： 2022-07-22

  上傳用戶(hù)：canderile

• 2010全國(guó)LED路燈大全免費(fèi)下載

  資源簡(jiǎn)介：2010全國(guó)LED路燈大全

  標(biāo)簽： 2010 LED 路燈

  上傳時(shí)間： 2013-07-12

  上傳用戶(hù)：eeworm

• 家電維修2010-9免費(fèi)下載

  資源簡(jiǎn)介：家電維修2010-9

  標(biāo)簽： 2010 家電維修

  上傳時(shí)間： 2013-07-21

  上傳用戶(hù)：eeworm

• 家電維修2010年合訂本免費(fèi)下載

  資源簡(jiǎn)介：家電維修2010年合訂本

  標(biāo)簽： 2010 家電維修

  上傳時(shí)間： 2013-07-07

  上傳用戶(hù)：eeworm

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

  標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶(hù)：eeworm

• 精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡(jiǎn)介：精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解

  標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)

  上傳時(shí)間： 2013-07-24

  上傳用戶(hù)：eeworm

• 游戲機(jī)實(shí)用技術(shù).08年2A.總195.UCG免費(fèi)下載

  資源簡(jiǎn)介：游戲機(jī)實(shí)用技術(shù).08年2A.總195.UCG

  標(biāo)簽： 195 UCG 08 實(shí)用技術(shù)

  上傳時(shí)間： 2013-05-24

  上傳用戶(hù)：eeworm

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.rar免費(fèi)下載

  資源簡(jiǎn)介：專(zhuān)輯類(lèi)----可編程邏輯器件相關(guān)專(zhuān)輯 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.rar

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-07-23

  上傳用戶(hù)：小宇NVO

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.pdf免費(fèi)下載

  資源簡(jiǎn)介：專(zhuān)輯類(lèi)-可編程邏輯器件相關(guān)專(zhuān)輯-96冊(cè)-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.pdf

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：vodssv

• altium Designer教程 -下載免費(fèi)下載

  資源簡(jiǎn)介：altium Designer教程下載:電路設(shè)計(jì)自動(dòng)化（ Electronic Design Automation ） EDA 指的就是將電路設(shè)計(jì)中各種工作交由計(jì)算機(jī)來(lái)協(xié)助完成。如電路圖（ Sc

  標(biāo)簽： Designer altium 教程

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：familiarsmile

• 基于Altium Designer的信號(hào)完整性分析免費(fèi)下載

  資源簡(jiǎn)介：基于Altium Designer的信號(hào)完整性分析教程

  標(biāo)簽： Designer Altium 信號(hào)完整性 分

  上傳時(shí)間： 2013-07-28

  上傳用戶(hù)：極客

• altium Designer教程免費(fèi)下載

  資源簡(jiǎn)介：altium Designer教程，包括原理圖和pcb的設(shè)計(jì)。

  標(biāo)簽： Designer altium 教程

  上傳時(shí)間： 2013-06-07

  上傳用戶(hù)：ljmwh2000

• 2010年吉林省電子設(shè)計(jì)比賽題目免費(fèi)下載

  資源簡(jiǎn)介：這是吉林省2010年電子設(shè)計(jì)大賽題目，敬請(qǐng)各位參觀，有興趣的一起設(shè)計(jì)啊！

  標(biāo)簽： 2010 電子設(shè)計(jì)

  上傳時(shí)間： 2013-07-12

  上傳用戶(hù)：小強(qiáng)mmmm

• 基于Verilog HDL語(yǔ)言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：采用 Verilog HDL 語(yǔ)言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog

  標(biāo)簽： Verilog FPGA HDL 語(yǔ)言

  上傳時(shí)間： 2013-07-06

  上傳用戶(hù)：也一樣請(qǐng)求

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-05-26

  上傳用戶(hù)：cy_ewhat

• VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程Verilog HDL

  標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-07-20

  上傳用戶(hù)：FFAN

• Altium Designer 6 設(shè)計(jì)實(shí)例與講解免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)的講解了Altium Designer 6 的使用,并附有例題講解.

  標(biāo)簽： Designer Altium 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2013-06-11

  上傳用戶(hù)：leesuper

• Altium Designer提高教程免費(fèi)下載

  資源簡(jiǎn)介：Altium Designer 提高教程

  標(biāo)簽： Designer Altium 教程

  上傳時(shí)間： 2013-08-04

  上傳用戶(hù)：zhangliming420

• 基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)Altera QuartusⅡ 4.1 和ModelSim

  標(biāo)簽： Verilog HDL 多功能 數(shù)字

  上傳時(shí)間： 2013-07-21

  上傳用戶(hù)：ve3344

• Active HDL 8.4.30免費(fèi)下載

  資源簡(jiǎn)介：ALDEC公司的Active-HDL是一個(gè)開(kāi)放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語(yǔ)言或有限狀態(tài)機(jī) 方式

  標(biāo)簽： Active HDL 30

  上傳時(shí)間： 2013-07-14

  上傳用戶(hù)：來(lái)茴

• Active HDL 8.10免費(fèi)下載

  資源簡(jiǎn)介：ALDEC公司的Active-HDL是一個(gè)開(kāi)放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語(yǔ)言或有限狀態(tài)機(jī) 方式

  標(biāo)簽： Active 8.10 HDL

  上傳時(shí)間： 2013-05-29

  上傳用戶(hù)：1583060504

• 視頻圖像采集verilog HDL源程序免費(fèi)下載

  資源簡(jiǎn)介：：視頻圖像采集verilog HDL源程序，視頻解碼芯片部分的，可以供參考

  標(biāo)簽： verilog HDL 視頻圖像 源程序

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：koulian

• altium Designer summer09教程免費(fèi)下載

  資源簡(jiǎn)介：altium Designer summer09教程。詳細(xì)講述了altium Designer summer09的使用方法及實(shí)例講解

  標(biāo)簽： Designer altium summer 09

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：jjj0202

• [機(jī)器人雜志](Servo).Jul.2010免費(fèi)下載

  資源簡(jiǎn)介：·[機(jī)器人雜志](Servo).Jul.2010

  標(biāo)簽： Servo 2010 Jul 機(jī)器人

  上傳時(shí)間： 2013-05-31

  上傳用戶(hù)：lw852826

• 《Verilog HDL 硬件描述語(yǔ)言》免費(fèi)下載

  資源簡(jiǎn)介：·詳細(xì)說(shuō)明：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目????? 錄譯者序前言第1章?? 簡(jiǎn)介&n

  標(biāo)簽： nbsp Verilog HDL 硬件描述語(yǔ)言

  上傳時(shí)間： 2013-07-02

  上傳用戶(hù)：6404552

• Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）免費(fèi)下載

  資源簡(jiǎn)介：·本書(shū)從用戶(hù)的角度全面闡述了Verilog HDL語(yǔ)言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書(shū)重點(diǎn)關(guān)注如何應(yīng)用Verilog語(yǔ)言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語(yǔ)法。全書(shū)從基本概念講起，并逐漸過(guò)渡到編程語(yǔ)言接口以及...

  標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：gyq