亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > SCSI/ASPI > 這是我個人寫的DLX處理器流水線的Verilog代碼

這是我個人寫的DLX處理器流水線的Verilog代碼

  • 資源大?。?/b>10 K
  • 上傳時間: 2016-11-27
  • 上傳用戶:granite518
  • 資源積分:2 下載積分
  • 標      簽: Verilog DLX 處理器 代碼

資 源 簡 介

這是我個人寫的DLX處理器流水線的Verilog代碼,在ModelSim中仿真通過,并且在ISE中能綜合!即可以下載到FPGA中運行指令,指令可以根據需要定義,也可和相應的編譯器配合使用,這里給學習流水線和Verilog的朋友共享。

相 關 資 源

主站蜘蛛池模板: 许昌县| 四子王旗| 农安县| 惠东县| 田东县| 巫溪县| 尖扎县| 苍溪县| 蕉岭县| 马关县| 崇左市| 民和| 定远县| 当阳市| 射阳县| 乌恰县| 乡宁县| 合水县| 忻州市| 江口县| 舟山市| 庆云县| 庆阳市| 泸西县| 东光县| 满洲里市| 会理县| 巫溪县| 普格县| 会东县| 文登市| 昌黎县| 吴桥县| 揭阳市| 华蓥市| 上高县| 灵武市| 绥化市| 湘潭县| 乌恰县| 霍城县|