相 關 資 源

• EDA 數字鐘實現文件 能夠實現計時,鬧鐘,校時功能免費下載

  資源簡介：EDA 數字鐘實現文件 能夠實現計時,鬧鐘,校時功能

  標簽： EDA 數字 計時 校時

  上傳時間： 2013-12-27

  上傳用戶：大三三

• 用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能免費下載

  資源簡介：用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能

  標簽： Verilog DHL 語言 編寫

  上傳時間： 2013-12-15

  上傳用戶：維子哥哥

• 基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼免費下載

  資源簡介：基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等

  標簽： Verilog FPGA HDL 多功能

  上傳時間： 2013-08-18

  上傳用戶：問題問題

• 我用匯編語言編寫的程序 能夠實現文件的復制刪除讀出顯示等功能免費下載

  資源簡介：我用匯編語言編寫的程序 能夠實現文件的復制刪除讀出顯示等功能

  標簽： 匯編語言 刪除 編寫 程序

  上傳時間： 2015-03-13

  上傳用戶：wanqunsheng

• 基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼免費下載

  資源簡介：基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等

  標簽： Verilog FPGA HDL 多功能

  上傳時間： 2016-09-06

  上傳用戶：1583060504

• 采用nios2的嵌入式數字鐘的設計與實現免費下載

  資源簡介：采用nios2的嵌入式數字鐘的設計與實現，首先使用quartus2中的sopc builder設計CPU內核，然后在nios2中庸C語言來實現數字鐘的功能

  標簽： nios2 嵌入式 數字

  上傳時間： 2013-12-24

  上傳用戶：愛死愛死

• 本例是通過匯編語言實現電子日歷牌的自動計時、調時功能。硬件采用89c51單片機免費下載

  資源簡介：本例是通過匯編語言實現電子日歷牌的自動計時、調時功能。硬件采用89c51單片機

  標簽： 89c51 匯編語言 單片機 電子日歷

  上傳時間： 2014-01-23

  上傳用戶：wxhwjf

• LZW算法的C語言實現！能夠實現對原始數據的壓縮！免費下載

  資源簡介：LZW算法的C語言實現！能夠實現對原始數據的壓縮！

  標簽： LZW C語言 算法 數據

  上傳時間： 2015-11-30

  上傳用戶：xsnjzljj

• /*-功能： 實現DES加密算法的加密解密功能 */ /*- */ /*-說明：des算法的實現代碼 */ /*- 能夠實現56位或56*n密鑰的des算法免費下載

  資源簡介：/*-功能： 實現DES加密算法的加密解密功能 */ /*- */ /*-說明：des算法的實現代碼 */ /*- 能夠實現56位或56*n密鑰的des算法，可以通過該程序提供的接口 */ /*- 進行數據的加密，保證數據在傳送過程的安全性

  標簽： des DES 算法 56

  上傳時間： 2016-01-04

  上傳用戶：561596

• EDA數字鐘免費下載

  資源簡介：EDA數字鐘，有設計文檔，實驗報告，大家交流學習

  標簽： EDA 數字

  上傳時間： 2013-12-11

  上傳用戶：hjshhyy

• 實現DES加密算法的加密解密功能 */ /*- */ /*-說明：des算法的實現代碼 */ 能夠實現56位或56*n密鑰的des算法免費下載

  資源簡介：實現DES加密算法的加密解密功能 */ /*- */ /*-說明：des算法的實現代碼 */ 能夠實現56位或56*n密鑰的des算法，可以通過該程序提供的接口 進行數據的加密，保證數據在傳送過程的安全性

  標簽： des DES 算法 56

  上傳時間： 2014-01-08

  上傳用戶：zsjzc

• 說明：des算法的實現代碼 */ 能夠實現56位或56*n密鑰的des算法免費下載

  資源簡介：說明：des算法的實現代碼 */ 能夠實現56位或56*n密鑰的des算法，可以通過該程序提供的接 進行數據的加密，保證數據在傳送過程的安全性

  標簽： des 算法 56 代碼

  上傳時間： 2014-07-26

  上傳用戶：huannan88

• VHDL數字鐘設計程序 設計要求 基本要求： 1、24小時計數顯示； 2、具有校時功能（時免費下載

  資源簡介：VHDL數字鐘設計程序 設計要求 基本要求： 1、24小時計數顯示； 2、具有校時功能（時，分） ； 附加要求： 1、實現鬧鐘功能（定時，鬧響）；

  標簽： VHDL 數字鐘設計 程序 校時

  上傳時間： 2017-01-21

  上傳用戶：waizhang

• 基于FPGA的多功能數字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數顯示功能（6位數碼管構成）免費下載

  資源簡介：基于FPGA的多功能數字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數顯示功能（6位數碼管構成），以24小時循環為計時基準。 2. 具有調節小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數碼管顯示閃爍提示。

  標簽： Verilog FPGA 2007 06

  上傳時間： 2016-03-10

  上傳用戶：cc1915

• VHDL的數字時鐘程序 24小時計數顯示； 具有校時功能（時免費下載

  資源簡介：VHDL的數字時鐘程序 24小時計數顯示； 具有校時功能（時，分） ； 實現鬧鐘功能（定時，鬧響）；

  標簽： VHDL 數字時鐘 程序 校時

  上傳時間： 2014-01-09

  上傳用戶：fnhhs

• 數字電子鐘(計時、校時以及整點報時)數電課程設計報告免費下載

  資源簡介：數字電子鐘(計時、校時以及整點報時)數電課程設計報告

  標簽： 數字電子鐘

  上傳時間： 2022-05-08

  上傳用戶：

• 電子時鐘 EDA 基本要求： 24小時計數顯示； 具有校時功能（時免費下載

  資源簡介：電子時鐘 EDA 基本要求： 24小時計數顯示； 具有校時功能（時，分） 附加要求 1、秒表功能（復位，計時

  標簽： EDA 電子時鐘 校時 計數顯示

  上傳時間： 2013-12-30

  上傳用戶：cc1

• 用VHDL實現的完整數字鐘代碼免費下載

  資源簡介：用VHDL實現的完整數字鐘代碼，時分秒計時、校時、整點仿電臺報時。

  標簽： VHDL 整數 代碼

  上傳時間： 2013-12-18

  上傳用戶：Amygdala

• 設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘免費下載

  資源簡介：設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘，并具有定時與鬧鐘功能，能在設定的時間發出鬧鈴音，能非常方便地對小時、分鐘和秒進行手動調節以校準時間，每逢整點，產生報時音報時。 實驗平臺： 1. 一臺PC機； 2. MAX+PLUSII10.1。 ...

  標簽： 分 計時 數字

  上傳時間： 2013-12-09

  上傳用戶：hphh

• 基于matlab實現的可定時數字鐘免費下載

  資源簡介：基于matlab實現的可定時數字鐘，帶有校時功能，是我們的電子課程設計題目。

  標簽： matlab 定時 數字

  上傳時間： 2014-01-21

  上傳用戶：himbly

• 數字鐘是一個將“時”“分”“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時；顯示滿刻度為23時59分59秒免費下載

  資源簡介：數字鐘是一個將“時”“分”“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時；顯示滿刻度為23時59分59秒，另外具備校時功能和報時功能。因此，一個基本的數字鐘電路主要由“時”“分”“秒”計數器校時電路組成。將標準秒信號送入“秒計數器”，“...

  標簽： 分 計時 數字 周期

  上傳時間： 2017-01-15

  上傳用戶：獨孤求源

• 設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘免費下載

  資源簡介：設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘，并具有定時與鬧鐘功能，能在設定的時間發出鬧鈴音，能非常方便地對小時、分鐘和秒進行手動調節以校準時間，每逢整點，產生報時音報時。實驗平臺： 1. 一臺PC機； 2. MAX+PLUSII10.1。 Veril...

  標簽： 分 計時 數字

  上傳時間： 2017-01-30

  上傳用戶：dreamboy36

• 【設計題目】 多功能數字鐘的設計 【設計目的】 1掌握數字系統的分析和設計方法 2能夠熟練的、合理的選用集成電路器件 3熟悉EWB軟件的使用。 【設計指標及要求】 設計一個多功能數字免費下載

  資源簡介：【設計題目】 多功能數字鐘的設計 【設計目的】 1掌握數字系統的分析和設計方法 2能夠熟練的、合理的選用集成電路器件 3熟悉EWB軟件的使用。 【設計指標及要求】 設計一個多功能數字鐘，以一晝夜24小時為一個計數周期。準確計時，具有“時”“分”“...

  標簽： EWB 多功能 數字 分

  上傳時間： 2014-12-08

  上傳用戶：亞亞娟娟123

• 實現文件的由大變小免費下載

  資源簡介：實現文件的由大變小，功能齊全，適合初學者使用，是自己親手編寫

  標簽：

  上傳時間： 2015-11-13

  上傳用戶：a6697238

• VHDL數字鐘 數字電子鐘 此數字電子鐘具有的功能包括： 1. 計時免費下載

  資源簡介：VHDL數字鐘 數字電子鐘 此數字電子鐘具有的功能包括： 1. 計時，時、分、秒顯示； 2. 十二小時與二十四小時之間的轉換； 3. 上下午顯示； 4. 對時、分、秒的校時功能；

  標簽： VHDL 數字電子鐘 數字 計時

  上傳時間： 2013-12-19

  上傳用戶：gxrui1991

• 描述了24小時計時的數字鐘免費下載

  資源簡介：描述了24小時計時的數字鐘，同時具有分秒計時的功能

  標簽： 計時 數字

  上傳時間： 2016-12-21

  上傳用戶：l254587896

• 設計一個簡易數字鐘免費下載

  資源簡介：設計一個簡易數字鐘，具有校時功能： 1、以至少6位LED數碼管顯示時、分、秒，時為24進制。 2、采用最多8個鍵實現校時功能。

  標簽： 數字

  上傳時間： 2014-01-19

  上傳用戶：cuibaigao

• 通過arm實現文件的上傳免費下載

  資源簡介：通過arm實現文件的上傳，下載等功能協議采用tcp/ip協議，才有openssl傳輸協議

  標簽： arm

  上傳時間： 2013-12-31

  上傳用戶：liglechongchong

• 多功能數字鐘設計 一、設計任務： （一）主體功能 用HDL設計一個多功能數字鐘免費下載

  資源簡介：多功能數字鐘設計 一、設計任務： （一）主體功能 用HDL設計一個多功能數字鐘，包含以下主要功能： 1.計時及校時，時間可以24小時制或12小時制顯示 2.日歷：顯示年月日星期，及設定設定功能 3.跑表：啟動/停止/保持顯示/清除 4.鬧鐘：設定鬧鐘時間，整...

  標簽： HDL 多功能 數字鐘設計 數字

  上傳時間： 2013-12-31

  上傳用戶：songrui

• 中南大學數字電子技術課程設計--數字鐘的設計 一.設計目的 1. 進一步掌握各芯片的邏輯功能及使用方法。 2. 進一步掌握數字鐘的設計方法和和計數器相互級聯的方法。 3. 進一步掌握數字系統的免費下載

  資源簡介：中南大學數字電子技術課程設計--數字鐘的設計 一.設計目的 1. 進一步掌握各芯片的邏輯功能及使用方法。 2. 進一步掌握數字鐘的設計方法和和計數器相互級聯的方法。 3. 進一步掌握數字系統的設計和數字系統功能的測試方法。 4. 進一步掌握數字系統的制作...

  標簽： 數字 大學 數字電子技術 芯片

  上傳時間： 2013-12-25

  上傳用戶：netwolf