數(shù)字鐘的verilog程序，很經(jīng)典，大家可以看看。
資源簡(jiǎn)介：數(shù)字鐘的verilog程序，很經(jīng)典，大家可以看看。
上傳時(shí)間： 2017-06-01
上傳用戶：三人用菜
資源簡(jiǎn)介：數(shù)字鐘的顯示程序以及一個(gè)檢驗(yàn)顯示的程序，用在8051或8031
上傳時(shí)間： 2013-12-18
上傳用戶：王小奇
資源簡(jiǎn)介：這是我在學(xué)習(xí)過(guò)程中編的數(shù)字鐘的原程序,含各種時(shí)鐘模塊,以及計(jì)數(shù)器,累加器等,可以直接下載,已經(jīng)編譯通過(guò)!
上傳時(shí)間： 2015-04-04
上傳用戶：waitingfy
資源簡(jiǎn)介：自己編寫的關(guān)于數(shù)字鐘的單片機(jī)程序．可實(shí)現(xiàn)多種功能．兩個(gè)．
上傳時(shí)間： 2015-10-02
上傳用戶：anng
資源簡(jiǎn)介：這是一個(gè)數(shù)字時(shí)鐘的verilog程序 仿真通過(guò) 能實(shí)現(xiàn)秒 分 時(shí) 計(jì)時(shí)
上傳時(shí)間： 2013-12-19
上傳用戶：TF2015
資源簡(jiǎn)介：數(shù)字鐘的verilog代碼，quartusII開(kāi)發(fā)環(huán)境.
上傳時(shí)間： 2013-12-21
上傳用戶：onewq
資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問(wèn)題問(wèn)題
資源簡(jiǎn)介：是EDA設(shè)計(jì)的數(shù)字鐘的VHDL語(yǔ)言程序，可用Max+Plus2進(jìn)行編譯，仿真并下載到芯片中。
上傳時(shí)間： 2016-04-30
上傳用戶：manlian
資源簡(jiǎn)介：數(shù)字鐘的程序，功能說(shuō)明如下所示： 1.完成秒／分／時(shí)的依次顯示并正確計(jì)數(shù)； 2.秒／分／時(shí)各段個(gè)位滿10正確進(jìn)位，秒／分能做到滿60向前進(jìn)位； 3.定時(shí)鬧鐘：實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)，通過(guò)語(yǔ)音設(shè)備來(lái)實(shí)現(xiàn)具體的報(bào)時(shí)； 4.時(shí)間設(shè)置，也就是手動(dòng)調(diào)時(shí)功能：當(dāng)認(rèn)為時(shí)鐘不準(zhǔn)...
上傳時(shí)間： 2016-07-07
上傳用戶：wys0120
資源簡(jiǎn)介：程序1使用延時(shí)模擬數(shù)字鐘的顯示過(guò)程（進(jìn)位） 程序0使用定時(shí)器做的準(zhǔn)確的數(shù)字鐘
上傳時(shí)間： 2013-12-21
上傳用戶：924484786
資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2016-09-06
上傳用戶：1583060504
資源簡(jiǎn)介：此程序是實(shí)現(xiàn)數(shù)字鐘的，包括校時(shí) 鬧鐘 二十四小時(shí)和十二小時(shí)的轉(zhuǎn)換
上傳時(shí)間： 2017-01-25
上傳用戶：x4587
資源簡(jiǎn)介：本程序是數(shù)字鐘的單片機(jī)匯編程序，可供大家參考。
上傳時(shí)間： 2017-05-30
上傳用戶：123456wh
資源簡(jiǎn)介：該程序是實(shí)現(xiàn)數(shù)字鐘的實(shí)現(xiàn) ，并且有相應(yīng)的界面。
上傳時(shí)間： 2013-12-12
上傳用戶：jqy_china
資源簡(jiǎn)介：數(shù)字下變頻的verilog程序，測(cè)試可以直接使用，將A/D信號(hào)下變頻為基帶I，Q兩路信號(hào)
上傳時(shí)間： 2014-01-19
上傳用戶：saharawalker
資源簡(jiǎn)介：詳細(xì)介紹了用matlab設(shè)計(jì)數(shù)字鐘的程序！希望對(duì)讀者有益！
上傳時(shí)間： 2017-07-16
上傳用戶：270189020
資源簡(jiǎn)介：該文檔詳細(xì)介紹數(shù)字鐘的設(shè)計(jì)
上傳時(shí)間： 2013-11-05
上傳用戶：wqq123456
資源簡(jiǎn)介：多功能數(shù)字鐘的設(shè)計(jì)。要求：使用單片機(jī)實(shí)現(xiàn)智能數(shù)字鐘，應(yīng)該具有以下功能： 1，能動(dòng)態(tài)顯示年月日、時(shí)分秒（用LCD液晶顯示），誤差小于±10％； 2，具有鬧鐘功能； 3，重要事件提醒功能； 4，液晶顯示具有反顯選擇功能。 摘 要 多功能數(shù)字鐘在電子產(chǎn)品...
上傳時(shí)間： 2014-01-05
上傳用戶：frank1234
資源簡(jiǎn)介：數(shù)字鐘的單片機(jī)實(shí)現(xiàn)，用匯編寫的，里面附有仿真圖和程序
上傳時(shí)間： 2013-12-10
上傳用戶：a673761058
資源簡(jiǎn)介：應(yīng)該是一份數(shù)電課程設(shè)計(jì)的資料，介紹以中小規(guī)模集成電路設(shè)計(jì)數(shù)字鐘的方法，描述了基本原理和電路原理，初學(xué)者可以參考。
上傳時(shí)間： 2013-04-24
上傳用戶：xmsmh
資源簡(jiǎn)介：一個(gè)用于數(shù)字解調(diào)的應(yīng)用程序，主要用于數(shù)字接收機(jī)的應(yīng)用方面
上傳時(shí)間： 2013-08-16
上傳用戶：段璇琮*
資源簡(jiǎn)介：ＦＰＧＡ數(shù)字鐘的設(shè)計(jì)，用VHDL語(yǔ)言編程，max+plus仿真，可在實(shí)際電路中驗(yàn)證
上傳時(shí)間： 2013-09-02
上傳用戶：packlj
資源簡(jiǎn)介：這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
上傳時(shí)間： 2013-09-04
上傳用戶：pkkkkp
資源簡(jiǎn)介：多功能數(shù)字鐘的VHDL設(shè)計(jì)
上傳時(shí)間： 2013-10-29
上傳用戶：swz13842860183
資源簡(jiǎn)介：進(jìn)行數(shù)字簽名的小程序
上傳時(shí)間： 2014-01-20
上傳用戶：努力努力再努力
資源簡(jiǎn)介：一個(gè)數(shù)字時(shí)鐘的匯編語(yǔ)言程序
上傳時(shí)間： 2013-12-03
上傳用戶：xlcky
資源簡(jiǎn)介：這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
上傳時(shí)間： 2015-03-14
上傳用戶：ztj182002
資源簡(jiǎn)介：uart d的verilog 程序，可以實(shí)現(xiàn)普通串口功能
上傳時(shí)間： 2013-12-29
上傳用戶：lhc9102
資源簡(jiǎn)介：這是PCM電話傳輸系統(tǒng)模型的verilog程序,是一個(gè)modlesim開(kāi)發(fā)環(huán)境下的工程文件,并有波形仿真結(jié)果.
上傳時(shí)間： 2014-07-07
上傳用戶：lps11188
資源簡(jiǎn)介：此文件是本人設(shè)計(jì)的一個(gè)多功能數(shù)字鐘的詳細(xì)資料,現(xiàn)供大家參考.
上傳時(shí)間： 2013-12-12
上傳用戶：123啊
