任意進(jìn)制計(jì)數(shù)器的仿真分析multisim8
資源簡介：任意進(jìn)制計(jì)數(shù)器的仿真分析multisim8
上傳時(shí)間： 2016-04-06
上傳用戶：diets
資源簡介：機(jī)械設(shè)計(jì) PPT版
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡介：Quartus環(huán)境下的1000進(jìn)制計(jì)數(shù)器的掃描顯示電路
上傳時(shí)間： 2013-12-27
上傳用戶：CHENKAI
資源簡介：Quartus環(huán)境下的12進(jìn)制計(jì)數(shù)器的掃描顯示電路
上傳時(shí)間： 2014-12-21
上傳用戶：lanhuaying
資源簡介：題目：電子時(shí)鐘的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康模? 1． 掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法。 2． 掌握十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。 3． 繼續(xù)鞏固多位數(shù)碼管的驅(qū)動(dòng)及編碼。 4． 掌握揚(yáng)聲器的驅(qū)動(dòng) 5． 掌握EPLD技術(shù)的層次化設(shè)計(jì)方法 二、實(shí)驗(yàn)要求：...
上傳時(shí)間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：能實(shí)現(xiàn)2_16 任意進(jìn)制之間的轉(zhuǎn)換
上傳時(shí)間： 2014-11-06
上傳用戶：2404
資源簡介：通過堆棧的簡單應(yīng)用實(shí)現(xiàn)10進(jìn)制到任意進(jìn)制之間的轉(zhuǎn)換
上傳時(shí)間： 2014-01-07
上傳用戶：cuibaigao
資源簡介：這是二十四進(jìn)制計(jì)數(shù)器的源程序，有需要的同學(xué)可以參照一下！
上傳時(shí)間： 2017-01-20
上傳用戶：nairui21
資源簡介：十進(jìn)制與其他任意進(jìn)制之間的轉(zhuǎn)換。例如與1，2，3，4.。。。等等。
上傳時(shí)間： 2013-12-12
上傳用戶：zhouli
資源簡介：計(jì)數(shù)器是一種重要的時(shí)序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器，并用Multisim10軟件進(jìn)行仿真。計(jì)算機(jī)仿真結(jié)果表明設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)了36進(jìn)制計(jì)數(shù)...
上傳時(shí)間： 2013-10-11
上傳用戶：gtzj
資源簡介：電子時(shí)鐘VHDL程序與仿真 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真 6進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真
上傳時(shí)間： 2014-08-13
上傳用戶：ztj182002
資源簡介：用C++編寫的關(guān)于轉(zhuǎn)換數(shù)字進(jìn)制的轉(zhuǎn)換程序,可以實(shí)現(xiàn)2進(jìn)制向任意進(jìn)制轉(zhuǎn)換
上傳時(shí)間： 2013-11-26
上傳用戶：ruan2570406
資源簡介：六十進(jìn)制計(jì)數(shù)器.電子萬年歷是計(jì)數(shù)器的應(yīng)用之一.年由月的十二進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.月是日的三十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.日是小時(shí)的二十四進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.小時(shí)是分的六十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.分是秒的六十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.本程序基于VHDL.其開發(fā)環(huán)境...
上傳時(shí)間： 2014-11-29
上傳用戶：13215175592
資源簡介：基于vhdl的6進(jìn)制計(jì)數(shù)器模塊，實(shí)現(xiàn)0-5計(jì)數(shù)
上傳時(shí)間： 2016-03-12
上傳用戶：hebmuljb
資源簡介：基于vhdl的10進(jìn)制計(jì)數(shù)器模塊，實(shí)現(xiàn)0-9計(jì)數(shù)
上傳時(shí)間： 2013-12-31
上傳用戶：hxy200501
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)中的全加器、10進(jìn)制計(jì)數(shù)器、2-4譯碼器、摩爾狀態(tài)機(jī)、2-1路選擇器的源代碼
上傳時(shí)間： 2014-01-06
上傳用戶：許小華
資源簡介：此程序?qū)崿F(xiàn)的是任意進(jìn)制的分頻 進(jìn)制的輸入是任意選擇的
上傳時(shí)間： 2017-01-25
上傳用戶：稀世之寶039
資源簡介：任意進(jìn)制轉(zhuǎn)換。 1、輸入要輸入的進(jìn)制 2、輸入要轉(zhuǎn)換的數(shù) 3、輸入要轉(zhuǎn)成的進(jìn)制
上傳時(shí)間： 2017-06-11
上傳用戶：cjl42111
資源簡介：包括任意進(jìn)制的轉(zhuǎn)換和詳細(xì)注解 具體的輸入輸出全部有提示 請(qǐng)按提示進(jìn)行
上傳時(shí)間： 2014-01-19
上傳用戶：xc216
資源簡介：四進(jìn)制計(jì)數(shù)器模塊，使用VHDL語言編寫，在ISE8.1中經(jīng)過測(cè)試的模型
上傳時(shí)間： 2014-11-28
上傳用戶：jyycc
資源簡介：函數(shù) long StrToData(CString strData,int jz) 功能：字符串轉(zhuǎn)為正整數(shù)值 [字符串可為2-16]任意進(jìn)制數(shù)值字符串 返回：長整型數(shù)值 參數(shù)：strData 為將要轉(zhuǎn)換的字符串 參數(shù)：jz 為字符串的進(jìn)制 如： CString s s="FFA6" long data=StrToData(s,16)...
上傳時(shí)間： 2015-07-05
上傳用戶：佳期如夢(mèng)
資源簡介：10進(jìn)制計(jì)數(shù)器，VHDL描述的，實(shí)驗(yàn)必備
上傳時(shí)間： 2013-12-29
上傳用戶：小鵬
資源簡介：6進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter6.vhd。 --功能：6進(jìn)制計(jì)數(shù)器，有進(jìn)位C
上傳時(shí)間： 2013-04-24
上傳用戶：蠢蠢66
資源簡介：10進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter10.vhd。 --功能：10進(jìn)制計(jì)數(shù)器，有進(jìn)位C
上傳時(shí)間： 2013-07-18
上傳用戶：2525775
資源簡介：24進(jìn)制計(jì)數(shù)器VHDL程序 --文件名：counter24.vhd。 --功能：24進(jìn)制計(jì)數(shù)器。
上傳時(shí)間： 2013-05-19
上傳用戶：shizhanincc
資源簡介：FPGA實(shí)現(xiàn)多進(jìn)制FSK的調(diào)制解調(diào)
上傳時(shí)間： 2014-08-20
上傳用戶：丶灬夏天
資源簡介：FPGA實(shí)現(xiàn)多進(jìn)制FSK的調(diào)制解調(diào)
上傳時(shí)間： 2013-11-19
上傳用戶：xjy441694216
資源簡介：進(jìn)制轉(zhuǎn)換的程序，可由二至十的互換
上傳時(shí)間： 2015-01-17
上傳用戶：阿四AIR
資源簡介：我用VC寫的十進(jìn)制與十六進(jìn)制數(shù)的轉(zhuǎn)化程序，絕對(duì)獨(dú)創(chuàng)，可用于需要浮點(diǎn)運(yùn)算的單片機(jī)編程數(shù)值轉(zhuǎn)化。
上傳時(shí)間： 2015-01-26
上傳用戶：yy541071797
資源簡介：任意進(jìn)制間（2-16）轉(zhuǎn)換計(jì)算程序！
上傳時(shí)間： 2015-02-06
上傳用戶：梧桐
