Verilog代碼,適合于初學(xué)者進(jìn)行學(xué)習(xí),是基于DE2平臺的代碼。
資源簡介:Verilog代碼集錦,有需要的看看,對初學(xué)者很有價值的
上傳時間: 2013-04-24
上傳用戶:afeiafei309
資源簡介:幾個較基礎(chǔ)和實用的Verilog代碼,適于初學(xué)者使用
上傳時間: 2013-04-24
上傳用戶:Amygdala
資源簡介:Verilog 代碼,讀寫SDRAM 不帶仿真,需要自己編寫測試文件
上傳時間: 2013-08-13
上傳用戶:zh_901
資源簡介:FPGA開發(fā)板上寫的Verilog代碼:\r\n功能是從電腦端發(fā)送一個字節(jié),然后把它接收回來。\r\n
上傳時間: 2013-08-15
上傳用戶:copu
資源簡介:pc104接口的Verilog代碼,僅供參考
上傳時間: 2013-09-03
上傳用戶:chukeey
資源簡介:FIFO的Verilog代碼
上傳時間: 2013-11-22
上傳用戶:不懂夜的黑
資源簡介:FIFO的Verilog代碼
上傳時間: 2013-12-22
上傳用戶:ccxzzhm
資源簡介:PCI總線仲裁參考設(shè)計Verilog代碼
上傳時間: 2013-12-26
上傳用戶:妄想演繹師
資源簡介:51的Verilog代碼!適用于Xilinx的FPGA
上傳時間: 2015-02-04
上傳用戶:lijianyu172
資源簡介:塊交織的Verilog代碼
上傳時間: 2014-01-10
上傳用戶:AbuGe
資源簡介:成型濾波器的Verilog代碼
上傳時間: 2015-03-02
上傳用戶:lhc9102
資源簡介:曼徹斯特編解碼Verilog代碼 .zip
上傳時間: 2014-01-03
上傳用戶:baiom
資源簡介:Verilog 代碼. 經(jīng)驗證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計者使用.
上傳時間: 2015-04-07
上傳用戶:bruce
資源簡介:Verilog 代碼. 經(jīng)驗證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計者使用.
上傳時間: 2013-12-25
上傳用戶:PresidentHuang
資源簡介:Verilog 代碼. 經(jīng)驗證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計者使用.
上傳時間: 2015-04-07
上傳用戶:498732662
資源簡介:Verilog 代碼. 經(jīng)驗證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計者使用.
上傳時間: 2014-06-16
上傳用戶:古谷仁美
資源簡介:將Verilog代碼轉(zhuǎn)換成C++代碼的軟件,C源代碼。
上傳時間: 2013-12-22
上傳用戶:cuibaigao
資源簡介:USB主機(jī)和設(shè)備的Verilog代碼,實現(xiàn)了USB1.1協(xié)議規(guī)范的要求
上傳時間: 2015-04-09
上傳用戶:標(biāo)點符號
資源簡介:實用鬧鐘的Verilog代碼。不是vhdl的!經(jīng)過ldv驗證
上傳時間: 2014-01-11
上傳用戶:小儒尼尼奧
資源簡介:強(qiáng)調(diào)Verilog代碼編寫規(guī)范,經(jīng)常是一個不太受歡迎的話題,但卻是非常有必要的。 每個代碼編寫者都有自己的編寫習(xí)慣,而且都喜歡按照自己的習(xí)慣去編寫
上傳時間: 2015-05-12
上傳用戶:13160677563
資源簡介:Arm9指令Cache緩存模塊的Verilog代碼,對一些做ARM硬件開發(fā)的朋友有參考價值。
上傳時間: 2015-06-12
上傳用戶:一諾88
資源簡介:usb的Verilog 代碼。對理解usb的原理有很大幫助,并可以在nc環(huán)境下仿真。
上傳時間: 2015-06-16
上傳用戶:yuzsu
資源簡介:USBRTL電路的VHDL和Verilog代碼
上傳時間: 2013-12-22
上傳用戶:cc1015285075
資源簡介:pc104接口的Verilog代碼,僅供參考
上傳時間: 2013-12-24
上傳用戶:lmeeworm
資源簡介:SDRAM 控制器的Verilog代碼 經(jīng)過綜合驗證過的.無截壓密碼
上傳時間: 2013-12-19
上傳用戶:semi1981
資源簡介:利用FPGA實現(xiàn)浮點運(yùn)算的Verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時間: 2013-12-22
上傳用戶:gyq
資源簡介:usb1.1的對sd卡的讀寫的Verilog代碼,攻大家參考設(shè)計.
上傳時間: 2015-08-14
上傳用戶:清風(fēng)冷雨
資源簡介:16位加法器的流水線計算,Verilog代碼,用于FPGA平臺。
上傳時間: 2013-12-18
上傳用戶:維子哥哥
資源簡介:曼碼解碼的Verilog代碼.可以多平臺運(yùn)行,此是第一部分,共四部分.
上傳時間: 2015-08-19
上傳用戶:GavinNeko
資源簡介:初學(xué)cpu結(jié)構(gòu)的很好的Verilog代碼的示例,適合初學(xué)者
上傳時間: 2015-09-04
上傳用戶:ma1301115706