標(biāo)簽: language operates basics laernt 發(fā)布者:fufuaihaitun上傳時(shí)間:2017-09-27
標(biāo)簽: behaviour simulate program device 發(fā)布者:smashup上傳時(shí)間:2017-09-26
標(biāo)簽: source vhdl vhd 發(fā)布者:yangbaochun上傳時(shí)間:2017-09-26
標(biāo)簽: FPGA VHDL PWM 直流電機(jī) 發(fā)布者:wangcong200500上傳時(shí)間:2017-09-26
標(biāo)簽: VHDL eda 48 gw 發(fā)布者:A15117704533上傳時(shí)間:2017-09-26
標(biāo)簽: 搶答器 發(fā)布者:borisliuyuan上傳時(shí)間:2017-09-25
標(biāo)簽: composition components hardware creation 發(fā)布者:zxyxwd6上傳時(shí)間:2017-09-24
標(biāo)簽: compatible Version source codes 發(fā)布者:foreverNewcomer上傳時(shí)間:2017-09-24
標(biāo)簽: the implementation computer Version 發(fā)布者:gdmichael上傳時(shí)間:2017-09-24
標(biāo)簽: implementation the computer Verilog 發(fā)布者:wodn76上傳時(shí)間:2017-09-24
標(biāo)簽: 自動(dòng)售貨機(jī) 模型 發(fā)布者:wanglp094上傳時(shí)間:2017-09-24
標(biāo)簽: 微處理器系統(tǒng) 代碼 發(fā)布者:hlwang523上傳時(shí)間:2017-09-24
標(biāo)簽: 全加器 仿真程序 代碼 發(fā)布者:yiranshamaoer上傳時(shí)間:2017-09-24
標(biāo)簽: 加法器 全加器 參考程序 發(fā)布者:zhaoyanguangaaa上傳時(shí)間:2017-09-24
標(biāo)簽: Interfacing colntroller External Static 發(fā)布者:xinxinduan上傳時(shí)間:2017-09-24
標(biāo)簽: verilog UART hdl 串口發(fā)送 發(fā)布者:wuliaowenti上傳時(shí)間:2017-09-24
標(biāo)簽: verilog UART hdl 串口接收 發(fā)布者:zjqkpgz上傳時(shí)間:2017-09-24
標(biāo)簽: 數(shù)據(jù) 并行數(shù)據(jù) 串行數(shù)據(jù) 輸入 發(fā)布者:pc1667pc1667上傳時(shí)間:2017-09-23
標(biāo)簽: 流水燈 數(shù)字 實(shí)驗(yàn) 報(bào)告 發(fā)布者:wwangllei上傳時(shí)間:2017-09-23
標(biāo)簽: 儀器 輸出 時(shí)鐘 發(fā)布者:reed2453上傳時(shí)間:2017-09-21
標(biāo)簽: vHDL 語(yǔ)言 程序 發(fā)布者:yashashi上傳時(shí)間:2017-09-21
標(biāo)簽: displays segments Altera adder 發(fā)布者:archimedes88上傳時(shí)間:2017-09-20
標(biāo)簽: UART verilog VHDL AVR 發(fā)布者:heyuyutu上傳時(shí)間:2017-09-20
標(biāo)簽: ALTERA NIOSII I2C 總線傳輸 發(fā)布者:horse2000上傳時(shí)間:2017-09-20
