亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是：蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > vhdl編寫

vhdl編寫

  • 資源大小：72 K
  • 上傳時間： 2016-05-05
  • 上傳用戶：wenyishizhu
  • 資源積分：2 下載積分
  • 標      簽： vhdl 編寫

資 源 簡 介

vhdl編寫，8b—10b 編解碼器設計 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous active high reset initializes all logic Encoded data output 10-bit parallel encoded output valid 1 clock later Decoder: 8b/10b Decoder (file: 8b10b_dec.vhd) Synchronous clocked inputs (latched on each clock rising edge) 10-bit parallel encoded data input Asynchronous active high reset initializes all logic Decoded data, disparity and KO outputs 8-bit parallel unencoded output valid 1 clock later

相 關 資 源

主站蜘蛛池模板： 宜都市| 辰溪县| 稷山县| 吉林省| 宣汉县| 怀安县| 曲阜市| 株洲市| 皮山县| 巴楚县| 宣武区| 龙州县| 乌兰县| 孟州市| 锦屏县| 黄冈市| 绥阳县| 天镇县| 赣榆县| 屏山县| 石楼县| 樟树市| 江门市| 阳江市| 鲁山县| 南部县| 淄博市| 连城县| 兰坪| 临西县| 玉溪市| 荣昌县| 明光市| 都兰县| 宣武区| 乐安县| 广东省| 长春市| 景德镇市| 舒城县| 天气|