相 關 資 源

• cpu的vhdl設計實現加法減法乘法運算免費下載

  資源簡介：cpu的vhdl設計實現加法減法乘法運算

  標簽： vhdl cpu 設計實現 加法減法

  上傳時間： 2017-02-01

  上傳用戶：924484786

• 簡單的16位cpu的vhdl設計 vhdl代碼和cpu設計過程免費下載

  資源簡介：簡單的16位cpu的vhdl設計 vhdl代碼和cpu設計過程

  標簽： vhdl vhdl cpu cpu

  上傳時間： 2016-06-04

  上傳用戶：tonyshao

• 8位cpu的vhdl設計,16條指令系統,以及部分測試代碼,開發工具是quartusii_60_pc免費下載

  資源簡介：8位cpu的vhdl設計,16條指令系統,以及部分測試代碼,開發工具是quartusii_60_pc

  標簽： quartusii vhdl cpu 16

  上傳時間： 2014-08-11

  上傳用戶：yulg

• 多項式的加法和乘法運算,是一個數據結構的課程設計,根據數據結構的算法,實現運算,一份完整的課程設計,包括運行結果免費下載

  資源簡介：多項式的加法和乘法運算,是一個數據結構的課程設計,根據數據結構的算法,實現運算,一份完整的課程設計,包括運行結果

  標簽： 數據結構 多項式 加法 乘法運算

  上傳時間： 2015-05-24

  上傳用戶：gtf1207

• 利用三元組完成距陣的基本運算,包括加法,減法,乘法.數據結構實習題目免費下載

  資源簡介：利用三元組完成距陣的基本運算,包括加法,減法,乘法.數據結構實習題目

  標簽： 三元 運算 加法 減法

  上傳時間： 2014-01-26

  上傳用戶：王者A

• 3X3矩陣乘法的vhdl程序實現！對初學者有很大的幫助！免費下載

  資源簡介：3X3矩陣乘法的vhdl程序實現！對初學者有很大的幫助！

  標簽： vhdl 3X3 矩陣 乘法

  上傳時間： 2013-12-21

  上傳用戶：star_in_rain

• 三元組表示的稀疏矩陣的加法,減法,乘法運算器免費下載

  資源簡介：三元組表示的稀疏矩陣的加法,減法,乘法運算器

  標簽： 三元 稀疏 矩陣 加法

  上傳時間： 2016-04-01

  上傳用戶：爺的氣質

• 可以實現cpu的vhdl源碼免費下載

  資源簡介：可以實現cpu的vhdl源碼，可以在FPGA上運行

  標簽： vhdl cpu 源碼

  上傳時間： 2013-12-12

  上傳用戶：changeboy

• 用vhdl設計實現的多功能電子鐘免費下載

  資源簡介：用vhdl設計實現的多功能電子鐘，可有日歷，鬧鐘，修改等多種功能

  標簽： vhdl 設計實現 多功能 電子鐘

  上傳時間： 2016-10-08

  上傳用戶：weixiao99

• 1位全加器的vhdl設計 通過兩個半加起實現免費下載

  資源簡介：1位全加器的vhdl設計 通過兩個半加起實現

  標簽： vhdl 全加器

  上傳時間： 2017-01-12

  上傳用戶：徐孺

• FFT算法的FPGA設計實現的vhdl代碼免費下載

  資源簡介：FFT算法的FPGA設計實現的vhdl代碼

  標簽： FPGA vhdl FFT 算法

  上傳時間： 2014-11-14

  上傳用戶：笨小孩

• 基于FPGA器件的DDS設計實現中的一個核心部分就是波形存儲表的設計。首先采用LPM_ROM和 vhdl選擇語句這兩種方法進行波形存儲表的設計和比較分析 然后考慮到硬件資源的有限性及DDS的精度要 免費下載

  資源簡介：基于FPGA器件的DDS設計實現中的一個核心部分就是波形存儲表的設計。首先采用LPM_ROM和 vhdl選擇語句這兩種方法進行波形存儲表的設計和比較分析 然后考慮到硬件資源的有限性及DDS的精度要 求,對這兩種方法的程序進行了優化 最后對這兩種方法設計的程序進行仿...

  標簽： DDS LPM_ROM FPGA vhdl

  上傳時間： 2017-09-16

  上傳用戶：sardinescn

• 我上期做的vhdl設計方案免費下載

  資源簡介：我上期做的vhdl設計方案，用于在FPGA或CPLD中實現HDB3的編碼

  標簽： vhdl 設計方案

  上傳時間： 2015-03-10

  上傳用戶：569342831

• 1.高精度數字秒表（0.01秒的vhdl語言實現） 2.具有定時免費下載

  資源簡介：1.高精度數字秒表（0.01秒的vhdl語言實現） 2.具有定時，暫停，按鍵隨機存儲，翻頁回放功能； 3.對30M時鐘分頻產生顯示掃描時鐘 4.精度高達0.01s,并且可以通過改變主頻來更改分頻比和記數間隔，可控性高。 5.模塊化設計，其中的許多函數可以成為vhdl語言...

  標簽： 0.01 vhdl 高精度 數字秒表

  上傳時間： 2015-08-16

  上傳用戶：waitingfy

• cpu的vhdl的源代碼免費下載

  資源簡介：cpu的vhdl的源代碼，功能的簡單實現

  標簽： vhdl cpu 源代碼

  上傳時間： 2013-12-31

  上傳用戶：來茴

• or1200開源risc cpu的verilog描述實現免費下載

  資源簡介：or1200開源risc cpu的verilog描述實現，cpu源代碼分析與芯片設計一書的源碼

  標簽： verilog 1200 risc cpu

  上傳時間： 2017-02-28

  上傳用戶：litianchu

• 可編程邏輯系統的vhdl設計技術 .PDF免費下載

  資源簡介：可編程邏輯系統的vhdl設計技術 .PDF

  標簽： vhdl 可編程 邏輯系統

  上傳時間： 2013-07-22

  上傳用戶：eeworm

• 可編程邏輯系統的vhdl設計技術-395頁-12.3M.rar免費下載

  資源簡介：專輯類----可編程邏輯器件相關專輯 可編程邏輯系統的vhdl設計技術-395頁-12.3M.rar

  標簽： vhdl 12.3 395

  上傳時間： 2013-08-02

  上傳用戶：mikesering

• 可編程邏輯系統的vhdl設計技術-395頁-12.3M.PDF免費下載

  資源簡介：專輯類-可編程邏輯器件相關專輯-96冊-1.77G 可編程邏輯系統的vhdl設計技術-395頁-12.3M.PDF

  標簽： vhdl 12.3 395

  上傳時間： 2013-04-24

  上傳用戶：cylnpy

• 基于FPGA的vhdl編程實現各種音頻信號免費下載

  資源簡介：基于FPGA的vhdl編程實現各種音頻信號，采用的是周立功公司的fusion_startkit開發板。

  標簽： FPGA vhdl 編程實現 音頻信號

  上傳時間： 2013-08-08

  上傳用戶：皇族傳媒

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現，采用了狀態機和流水線技術免費下載

  資源簡介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術，使得在面積和速度上達到最佳優化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標簽： 3DES FPGA 加密算法 算法

  上傳時間： 2013-08-20

  上傳用戶：HGH77P99

• CPLD與8051的總線接口的vhdl設計源碼及原理圖和說明免費下載

  資源簡介：CPLD與8051的總線接口的vhdl設計源碼,包括原理圖,vhdl語言的源程序,仿真波形,設計的詳細說明

  標簽： CPLD 8051 vhdl 總線接口

  上傳時間： 2013-09-01

  上傳用戶：bpgfl

• FPGA的一些常識及含IP核的vhdl設計源代碼免費下載

  資源簡介：關于FPGA的一些常識及含IP核的vhdl設計源代碼。

  標簽： FPGA vhdl 常識 IP核

  上傳時間： 2013-09-03

  上傳用戶：tsfh

• MMC卡的vhdl源代碼實現免費下載

  資源簡介：MMC卡的vhdl源代碼實現，經過大批量生產驗證

  標簽： vhdl MMC 源代碼

  上傳時間： 2013-09-04

  上傳用戶：ikemada

• 多功能數字鐘的vhdl設計免費下載

  資源簡介：多功能數字鐘的vhdl設計

  標簽： vhdl 多功能 數字

  上傳時間： 2013-10-29

  上傳用戶：swz13842860183

• 可綜合的vhdl設計特點.pdf免費下載

  資源簡介：可綜合的vhdl設計特點.pdf

  標簽： vhdl

  上傳時間： 2015-01-21

  上傳用戶：gdgzhym

• FIR濾波器的vhdl語言實現免費下載

  資源簡介：FIR濾波器的vhdl語言實現

  標簽： vhdl FIR 濾波器 語言

  上傳時間： 2015-01-25

  上傳用戶：Miyuki

• 全加器的vhdl程序實現及仿真免費下載

  資源簡介：全加器的vhdl程序實現及仿真

  標簽： vhdl 全加器 仿真 程序

  上傳時間： 2014-01-13

  上傳用戶：hoperingcong

• 一個交通燈的vhdl語言實現 用 ＶＣ的　　１．在指定的文件夾內查找某個文件 　　　　　２．獲取系統文件夾的路徑免費下載

  資源簡介：一個交通燈的vhdl語言實現 用 ＶＣ的　　１．在指定的文件夾內查找某個文件 　　　　　２．獲取系統文件夾的路徑， 要求顯示windows system temp 當前目錄的路徑 Ｃ語言　　跳馬問題：在５＊５的棋盤上，以編號為１的點出發，按日只跳馬，要求不重復地跳所有...

  標簽： vhdl 交通燈 語言

  上傳時間： 2014-01-18

  上傳用戶：qq521

• 可編程邏輯系統的vhdl設計技術,該本書首先對vhdl語言進行了闡述,然后用alter公司的產品進行舉例!免費下載

  資源簡介：可編程邏輯系統的vhdl設計技術,該本書首先對vhdl語言進行了闡述,然后用alter公司的產品進行舉例!

  標簽： vhdl alter 可編程 舉例

  上傳時間： 2014-11-26

  上傳用戶：dbs012280