matlab實現(xiàn)viterbi譯碼，詳細源碼，實用
資源簡介：matlab實現(xiàn)viterbi譯碼，詳細源碼，實用
上傳時間： 2013-12-19
上傳用戶：qazxsw
資源簡介：實現(xiàn)MB-OFDM UWB 中的viterbi譯碼功能； 包括自己編寫的viterbi譯碼模塊和調(diào)用matlab內(nèi)部viterbi譯碼模塊的代碼和調(diào)試代碼； 內(nèi)嵌了各種去打孔的代碼，所有MB-OFDM中可能的形式；
上傳時間： 2014-01-06
上傳用戶：lwwhust
資源簡介：用matlab寫viterbi譯碼算法,老外寫的現(xiàn)代通信系統(tǒng)書上的
上傳時間： 2014-12-01
上傳用戶：sjyy1001
資源簡介：viterbi Decoding Techniques in the TMS320C54x Family code 即是TMS320C54x實現(xiàn)viterbi譯碼，是C與匯編混合編程，相信學(xué)習(xí)通信的又要用DSP來實現(xiàn)的人，一定會驚喜的
上傳時間： 2014-10-27
上傳用戶：shinesyh
資源簡介：這是一篇介紹用verilog語言實現(xiàn)viterbi譯碼和rake接收機的文章，實用性很強的，在這里也感謝這篇文章的作著
上傳時間： 2016-09-19
上傳用戶：yuchunhai1990
資源簡介：卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實現(xiàn)viterbi譯碼器的設(shè)...
上傳時間： 2013-06-24
上傳用戶：myworkpost
資源簡介：viterbi譯碼算法是一種卷積碼的解碼算法，本實例用C語言實現(xiàn)viterbi譯碼！
上傳時間： 2017-04-28
上傳用戶：pompey
資源簡介：文中提出的卷積碼譯碼matlab仿真方案,旨在用viterbi譯碼實現(xiàn)對卷積碼譯碼的功能。仿真結(jié)果表明,維特比是一種良好的譯碼方式。
上傳時間： 2013-11-16
上傳用戶：gai928943
資源簡介：UWB viterbi decode matlab代碼； 包括自己實現(xiàn)的matlat viterbi 譯碼和調(diào)用matlab內(nèi)部模塊的代碼； 分硬判決和軟判決兩種情況； 嚴格按照MB-OFDM UWB協(xié)議實現(xiàn)；
上傳時間： 2016-07-26
上傳用戶：拔絲土豆
資源簡介： 本文對于全并行viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進行了研究，并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了viterbi譯碼器各個模塊實現(xiàn)的...
上傳時間： 2013-07-30
上傳用戶：13913148949
資源簡介：卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的viterbi譯碼器...
上傳時間： 2013-07-23
上傳用戶：葉山豪
資源簡介：本文以某型號接收機的應(yīng)用為背景，主要論述了如何實現(xiàn)基于FPGA的參數(shù)化的viterbi譯碼器的知識產(chǎn)權(quán)(IP)核。文中詳細論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語言)實現(xiàn)、仿真測試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特數(shù)、回溯...
上傳時間： 2013-04-24
上傳用戶：waizhang
資源簡介：無線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來移動通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設(shè)正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網(wǎng)具有移動性好、成本低和不會出現(xiàn)線纜故...
上傳時間： 2013-06-19
上傳用戶：xinzhch
資源簡介：本文提出了一種高速viterbi譯碼器的FPGA實現(xiàn)方案。這種viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計的viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...
上傳時間： 2013-04-24
上傳用戶：181992417
資源簡介：viterbi譯碼器的一種fpga實現(xiàn).是一個cs252\r\n的project的result\r\n供大家研究用
上傳時間： 2013-09-06
上傳用戶：dsgkjgkjg
資源簡介：viterbi譯碼器的一種fpga實現(xiàn).是一個cs252 的project的result 供大家研究用
上傳時間： 2013-12-16
上傳用戶：lunshaomo
資源簡介：viterbi譯碼在DSP上的實現(xiàn),采用c54x
上傳時間： 2014-02-18
上傳用戶：wl9454
資源簡介：用matlab實現(xiàn)turbocode編譯碼過程，信道為高斯信道
上傳時間： 2015-08-19
上傳用戶：xmsmh
資源簡介：這是對于RS和BCH進行譯碼的matlab實現(xiàn)
上傳時間： 2013-12-17
上傳用戶：guanliya
資源簡介：信道解碼viterbi算法的matlab實現(xiàn)，詳細
上傳時間： 2015-11-03
上傳用戶：youmo81
資源簡介：該文章介紹了viterbi譯碼軟輸入軟輸出(SISO)的算法及實現(xiàn)
上傳時間： 2015-11-03
上傳用戶：kernaling
資源簡介：三篇關(guān)于viterbi FPGA編譯碼器的優(yōu)化設(shè)計文檔： 1、viterbi譯碼器的FPGA設(shè)計實現(xiàn)與優(yōu)化.pdf 2、viterbi譯碼器的低功耗設(shè)計.pdf 3、基于FPGA的高速并行viterbi譯碼器的設(shè)計與實現(xiàn).pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
資源簡介：viterbi譯碼的S函數(shù)程序,已通過驗證,對使用matlab的simulink者有很大的幫助
上傳時間： 2013-12-31
上傳用戶：璇珠官人
資源簡介：BCH(15,7,5)糾錯譯碼的matlab實現(xiàn)
上傳時間： 2016-05-15
上傳用戶：zhyiroy
資源簡介：給出了由(2 ,1 ,N) 系列卷積碼作為母碼產(chǎn)生的punctured 卷積碼的編碼及其viterbi 譯碼的 軟件實現(xiàn)方法,從而為各種不同碼率的卷積碼的編、譯碼給出了一種通用的實現(xiàn)方法,并且為多級 編碼分量碼的設(shè)計提供了條件
上傳時間： 2013-11-30
上傳用戶：zhengzg
資源簡介：viterbi譯碼matlab程序。通過驗證，里面附文件
上傳時間： 2016-05-24
上傳用戶：凌云御清風(fēng)
資源簡介：關(guān)于分解的viterbi譯碼的matlab算法
上傳時間： 2013-12-24
上傳用戶：qweqweqwe
資源簡介：適合高速viterbi譯碼器的hdl的設(shè)計與實現(xiàn)
上傳時間： 2014-01-19
上傳用戶：aeiouetla
資源簡介：卷積碼編碼及其viterbi譯碼的實現(xiàn)
上傳時間： 2016-09-22
上傳用戶：498732662
資源簡介：算術(shù)編碼與譯碼原理以及matlab實現(xiàn)代碼
上傳時間： 2013-12-26
上傳用戶：chenbhdt
