adder4 hdl ok in Quartus II 5.1
資源簡介:adder4 hdl ok in Quartus II 5.1
上傳時間: 2015-12-20
上傳用戶:caiiicc
資源簡介:cmi encoder and decoder ok in Quartus ii 5.1
上傳時間: 2013-12-25
上傳用戶:腳趾頭
資源簡介:此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. Verilog hdl語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細的注解. 此模塊具有對于PS/2時鐘和數據線的濾波功能,這...
上傳時間: 2017-02-20
上傳用戶:集美慧
資源簡介:My first project written in Quartus II by using Vhdl, executed some tasks that display word on 7-segments LED through the simulated 5-to-1 multiplexer. My code is easy to acquire and may be help usefull.
上傳時間: 2014-01-21
上傳用戶:chenlong
資源簡介:使用Quartus II 5.0開發指導手冊
上傳時間: 2014-01-16
上傳用戶:zhaiyanzhong
資源簡介:Quartus II 5.0下寫的一個單總線架構的CPU設計,包括控制器、運算器、譯碼電路等。模擬的時鐘脈沖也給出。已經通過Quartus II 5.0運行??梢越o需要設計總線架構CPU的同學一點參考。
上傳時間: 2013-12-10
上傳用戶:familiarsmile
資源簡介:在Quartus 11 5.1 里用Vhdl編寫的正弦波發生器,經過仿真通過
上傳時間: 2014-01-09
上傳用戶:leehom61
資源簡介:基于Quartus II 5.0編寫的正弦波發生器,可控頻率,用vhdl編寫的
上傳時間: 2014-01-17
上傳用戶:hjshhyy
資源簡介:Quartus ii 7.1 7.0crack
上傳時間: 2016-10-22
上傳用戶:13215175592
資源簡介:在 Quartus II 7.1平臺下,用VLDL寫的一個計時器的程序
上傳時間: 2017-03-02
上傳用戶:稀世之寶039
資源簡介:在Quartus II 5.0環境下,開發此出租車計費系統,可以對出租車的不同情況計費,精確至0.5元
上傳時間: 2014-01-14
上傳用戶:3到15
資源簡介:Compact Flash Support For Nios II 5.0, To download supporting materials for this new Compact Flash support, download the following .zip file, extract to a computer with Quartus II 5.0 & Nios II 5.0 installed, and proceed to use the hardware...
上傳時間: 2016-02-13
上傳用戶:gmh1314
資源簡介:ISO-15693 識別卡,無觸點的集成電路卡 第2部分
上傳時間: 2013-07-27
上傳用戶:eeworm
資源簡介:并入串出移位寄存器和8路并行輸出串行移位寄存器的Vhdl代碼,經Quartus II 5.1驗證可用
上傳時間: 2013-12-26
上傳用戶:D&L37
資源簡介:1)Learn more about the capabilities in Quartus: 2)Learn to use different design entry techniques 2)Design entry methods available within Quartus Text editor,Block diagram/schematic file editor, Quartus interface with design entry/synthes...
上傳時間: 2014-01-18
上傳用戶:yxgi5
資源簡介:基于Verilog-hdl的硬件電路的實現 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設計與實現 9.5.4 forever循環語句的使用方法 9.5.5 disable禁止語句的使用方法 9....
上傳時間: 2015-09-16
上傳用戶:皇族傳媒
資源簡介:摘 要 I Summary II 1.系統概述 1 1.1 系統及需求分析 1 1.1.1 系統需求 1 1.1.2可行性分析 1 1.2系統設計的背景 5 1.3系統的功能簡介 8 1.4系統開發的目標 10 2. 系統分析 11 2.1業務流程分析 11 2.2數據流程分析: 13 2.3數據存儲分析:...
上傳時間: 2015-10-23
上傳用戶:aa17807091
資源簡介:使用Quartus II設計并制作一臺出租車計價器不同情況具有不同的收費標準行駛公里: 在行車三千米以內時,按起步價10元收費,超過3千米部分,以每千米1.6元計算。 l 途中等待(>2min 開始收費) 在等待時間小于2分鐘以內時不收取額外費用,大于2分鐘,按每...
上傳時間: 2013-12-11
上傳用戶:英雄
資源簡介:這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2014-01-13
上傳用戶:tonyshao
資源簡介:This diskette (version 1.0) contains demonstration programs and source codes in MATLAB (v.5.2) for algorithms listed in the textbook Global Positioning Systems, Inertial Navigation, and Integration, by M. S. Grewal, Lawrence Weill, and A. P...
上傳時間: 2016-10-20
上傳用戶:壞天使kk
資源簡介:Verilog hdl 在Quartus II下的編譯和仿真順序
上傳時間: 2014-01-14
上傳用戶:aix008
資源簡介:Quartus appendix - Can be useful if you start using Quartus II to code in verilog
上傳時間: 2017-09-01
上傳用戶:cuiyashuo
資源簡介:Quartus II 11.0的安裝使用指南,從Quartus?II?5.0開始使用,幾年時間軟件版本增長較快,中間若干版本還沒來得及體驗,現已是12.0版。不過對于軟件核心構架而言,萬變不離其宗,不一定要追求最新。從使用體會來說,11.0版還不錯。下面介紹其安裝和使用。
上傳時間: 2015-04-17
上傳用戶:朱林森1
資源簡介:電子書-Altera FPGA_CPLD設計 Quartus ii軟件FPGA設計 基礎篇+高級篇合集
上傳時間: 2022-02-16
上傳用戶:
資源簡介:nios ii 入門手冊中文版 一、建立Quartus ii工程 首先,雙擊Quartus ii 9.1圖標打開軟件,界面如下圖1.1所示 1.1?新建工程 (1)?點擊file –>New? Project? Wizard 出現圖1.2所示的對話框。 (2) 點擊Next。如圖1.3所示:第一行是工程的路徑,二...
上傳時間: 2014-12-25
上傳用戶:cx111111
資源簡介:/* * EULER S ALGORITHM 5.1 * * TO APPROXIMATE THE SOLUTION OF THE INITIAL VALUE PROBLEM: * Y = F(T,Y), A<=T<=B, Y(A) = ALPHA, * AT N+1 EQUALLY SPACED POINTS IN THE INTERVAL [A,B]. * * INPUT: ENDPOINTS A,B INITIAL CONDITION ALPHA INTE...
上傳時間: 2015-08-20
上傳用戶:zhangliming420
資源簡介:設計輸入 ! 多種設計輸入方法 – Quartus II • 原理圖式圖形設計輸入 • 文本編輯 – Ahdl, Vhdl, Verilog • 內存編輯 – Hex, Mif – 第三方工具 • EDIF • hdl • VQM – 或采用一些別的方法去優化和提高輸入的靈活...
上傳時間: 2014-01-04
上傳用戶:love_stanford
資源簡介:使用Quartus II設計FPGA的應用設計實例  “\Example-b3-1\uart_regs\src”目錄下為設計源文件  “\Example-b3-1\uart_regs\core”目錄下為Altera的IP宏功能模塊  “\Example-b3-1\uart_regs\sim\funcsim”目錄下為功能仿真文件 &...
上傳時間: 2016-07-18
上傳用戶:wlcaption
資源簡介:文通過ALTERA公司的Quartus II軟件,用Verilog hdl語言完成多功能數字鐘的設計。主要完成的功能為:計時功能,24小時制計時顯示;通過七段數碼管動態顯示時間;校時設置功能,可分別設置時、分、秒;跑表的啟動、停止 、保持顯示和清除。
上傳時間: 2013-12-09
上傳用戶:皇族傳媒
資源簡介:這是利用Quartus II軟件設計的數碼管顯示與控制功能,包括1.無選位的3位顯示2.帶選位的3位數碼管穩定顯示3.帶有清零和暫停的3位數碼管計數
上傳時間: 2013-12-20
上傳用戶:13188549192