相 關 資 源

• 流水線實現圣經免費下載

  資源簡介：流水線實現圣經，可以大幅度提高系統時鐘指標，可以提高編程水平

  標簽： 流水線

  上傳時間： 2017-02-20

  上傳用戶：xwd2010

• 主要介紹算法的實現方式和流水線實現免費下載

  資源簡介：主要介紹算法的實現方式和流水線實現，而且有詳細的原理介紹，推理，源碼和仿真結果

  標簽： 算法 方式 流水線

  上傳時間： 2014-01-04

  上傳用戶：youke111

• 2級流水線實現的8位全加器的VHDL代碼免費下載

  資源簡介：2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

  標簽： VHDL 流水線 8位 全加器

  上傳時間： 2014-06-15

  上傳用戶：zhanditian

• 基于LabVIEW FPGA的三相鎖相環設計與實現免費下載

  資源簡介：基于LabVIEWFPGA的三相鎖相環設計與實現摘要：針對傳統 ＦＰＧＡ 模式開發的鎖相環在實時人機交互方面的不足，設 計 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術的三相鎖相環；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...

  標簽： labview fpga

  上傳時間： 2022-02-18

  上傳用戶：XuVshu

• 可重構24bit音頻過采樣DAC的FPGA免費下載

  資源簡介：基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范...

  標簽： FPGA bit DAC 24

  上傳時間： 2013-07-08

  上傳用戶：從此走出陰霾

• 基于FPGA的1024點流水線工作方式的FFT實現免費下載

  資源簡介：本文主要研究基于FPGA的高速流水線工作方式的FFT實現。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復數乘法器的設計、各階控制...

  標簽： FPGA 1024 FFT 流水線

  上傳時間： 2013-04-24

  上傳用戶：KSLYZ

• 基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。免費下載

  資源簡介：基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。

  標簽： FPGA CPU MIPS 控制器

  上傳時間： 2013-08-06

  上傳用戶：qw12

• 基于FPGA的1024點流水線工作方式的FFT實現免費下載

  資源簡介：基于FPGA的1024點流水線工作方式的FFT實現,適合fpga的技術人員做信號處理參考

  標簽： FPGA 1024 FFT 流水線

  上傳時間： 2013-08-06

  上傳用戶：netwolf

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現，采用了狀態機和流水線技術免費下載

  資源簡介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術，使得在面積和速度上達到最佳優化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標簽： 3DES FPGA 加密算法 算法

  上傳時間： 2013-08-20

  上傳用戶：HGH77P99

• 計算機體系結構中關于通用5級流水線的模擬實現程序免費下載

  資源簡介：計算機體系結構中關于通用5級流水線的模擬實現程序

  標簽： 計算機體系結構 流水線 模擬 程序

  上傳時間： 2014-01-13

  上傳用戶：ljt101007

• 一個32位微處理器的verilog實現源代脈,采用5級流水線和cache技術.免費下載

  資源簡介：一個32位微處理器的verilog實現源代脈,采用5級流水線和cache技術.

  標簽： verilog cache 微處理器 流水線

  上傳時間： 2014-12-21

  上傳用戶：yimoney

• 采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式免費下載

  資源簡介：采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式，保證了系統的速度，避免了瓶勁的出現；整個系統采用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用FFT芯片實現的高...

  標簽： CORDIC FFT 算法 旋轉

  上傳時間： 2015-08-14

  上傳用戶：lhc9102

• 龍芯2E處理器用戶手冊 中國科學院計算技術研究所 意法半導體公司 2006年 9 月 龍芯2E處理器是一款實現64位MIPS III 指令集的通用RISC處理器。龍芯2E的指 令流水線每個時鐘周免費下載

  資源簡介：龍芯2E處理器用戶手冊 中國科學院計算技術研究所 意法半導體公司 2006年 9 月 龍芯2E處理器是一款實現64位MIPS III 指令集的通用RISC處理器。龍芯2E的指 令流水線每個時鐘周期取四條指令進行譯碼，并且動態地發射到五個全流水的功能部件 中。雖然指令在保...

  標簽： 2006 MIPS RISC 龍芯2E

  上傳時間： 2015-08-18

  上傳用戶：saharawalker

• 提出了一種基于FPGA的高階高速F IR濾波器的設計與實現方法。通過一個169階的均方根 升余弦滾降濾波器的設計,介紹了如何應用流水線技術來設計高階高速F IR濾波器,并且對所設計的 FIR濾波器免費下載

  資源簡介：提出了一種基于FPGA的高階高速F IR濾波器的設計與實現方法。通過一個169階的均方根 升余弦滾降濾波器的設計,介紹了如何應用流水線技術來設計高階高速F IR濾波器,并且對所設計的 FIR濾波器性能、資源占用進行了分析。

  標簽： 濾波器 FPGA 169 FIR

  上傳時間： 2015-11-19

  上傳用戶：jkhjkh1982

• VERILOG實現多時鐘,可以應用于流水線.輸入CLK,輸出CLK1,CLK2,CLK3免費下載

  資源簡介：VERILOG實現多時鐘,可以應用于流水線.輸入CLK,輸出CLK1,CLK2,CLK3

  標簽： CLK VERILOG 多時鐘 應用于

  上傳時間： 2016-01-26

  上傳用戶：wangchong

• 基于Log_MAP 算法, 提出了一種TURBO 碼DSP 實現方案。利用內聯函數、循環展開, 軟件流水線技術對算法進行了優 化, 在TMS320C6416 芯片上實現了36Mbps 的編碼速率及1免費下載

  資源簡介：基于Log_MAP 算法, 提出了一種TURBO 碼DSP 實現方案。利用內聯函數、循環展開, 軟件流水線技術對算法進行了優 化, 在TMS320C6416 芯片上實現了36Mbps 的編碼速率及1.6Mbps 譯碼速率(5 次迭代)。該方案可以靈活設置碼率、幀長、迭 代次數等關鍵參數, 適用于...

  標簽： Log_MAP C6416 TURBO 320C

  上傳時間： 2014-11-30

  上傳用戶：WMC_geophy

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術免費下載

  資源簡介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術，使得在面積和速度上達到最佳優化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標簽： 3DES FPGA 加密算法 算法

  上傳時間： 2016-07-01

  上傳用戶：lz4v4

• 使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG免費下載

  資源簡介：使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址...

  標簽： CPU verilog FLAG 語言

  上傳時間： 2013-12-11

  上傳用戶：源弋弋

• 實現一個具有5段流水線結構的Mips-lite模擬器免費下載

  資源簡介：實現一個具有5段流水線結構的Mips-lite模擬器，該模擬器結構具有data forwarding，stall 處理等功能

  標簽： Mips-lite 流水線結構 模擬

  上傳時間： 2013-12-15

  上傳用戶：Altman

• 一個關于硬件多線程的論文 ,在流水線中實現的 對于硬件愛好者使用免費下載

  資源簡介：一個關于硬件多線程的論文 ,在流水線中實現的 對于硬件愛好者使用

  標簽： 硬件 多線程 流水線 論文

  上傳時間： 2016-08-12

  上傳用戶：zyt

• RISC狀態機由三個功能單元構成：處理器、控制器和存儲器。 RISC狀態機經優化可實現高效的流水線操作。 RISC 中的數據線為16位。 在數據存儲器中的0到15的位置放置16個隨機數免費下載

  資源簡介：RISC狀態機由三個功能單元構成：處理器、控制器和存儲器。 RISC狀態機經優化可實現高效的流水線操作。 RISC 中的數據線為16位。 在數據存儲器中的0到15的位置放置16個隨機數，求16個數的和，放在數據存儲器的16、17的位置，高位在前 對這16個數進行排序，...

  標簽： RISC 狀態 處理器 控制器

  上傳時間： 2013-11-29

  上傳用戶：縹緲

• 單片機的。實現C51單片機的流水線功能。漸亮。逐亮逐滅免費下載

  資源簡介：單片機的。實現C51單片機的流水線功能。漸亮。逐亮逐滅

  標簽： C51 單片機 流水線

  上傳時間： 2017-01-02

  上傳用戶：洛木卓

• 基于FPGA的1024點流水線工作方式的FFT實現,適合fpga的技術人員做信號處理參考免費下載

  資源簡介：基于FPGA的1024點流水線工作方式的FFT實現,適合fpga的技術人員做信號處理參考

  標簽： FPGA 1024 fpga FFT

  上傳時間： 2014-03-02

  上傳用戶：hasan2015

• 基于FPGA的可編程數字濾波器系統,基于FPGA的數字濾波器的設計與實現,基于FPGA流水線分布式算法的FIR濾波器的實現免費下載

  資源簡介：基于FPGA的可編程數字濾波器系統,基于FPGA的數字濾波器的設計與實現,基于FPGA流水線分布式算法的FIR濾波器的實現

  標簽： FPGA FIR 數字濾波器 可編程

  上傳時間： 2014-01-19

  上傳用戶：chenxichenyue

• DES加密算法的VHDL實現,采用流水線技術實現免費下載

  資源簡介：DES加密算法的VHDL實現,采用流水線技術實現

  標簽： VHDL DES 加密算法 流水線

  上傳時間： 2017-08-19

  上傳用戶：fhzm5658

• 基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。免費下載

  資源簡介：基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。

  標簽： FPGA CPU MIPS 控制器

  上傳時間： 2017-08-21

  上傳用戶：ma1301115706

• 基于流水線架構8051微控制器內核的實現免費下載

  資源簡介：基于流水線架構8051微控制器內核的實現，上海交大的一篇碩士畢業論文，很有參考價值

  標簽： 8051 流水線 架構 微控制器

  上傳時間： 2013-12-14

  上傳用戶：aysyzxzm

• FIR數字濾波器設計FPGA實現的研究。流水線技術在文中得到了應用免費下載

  資源簡介：FIR數字濾波器設計FPGA實現的研究。流水線技術在文中得到了應用，提高了數據處理的速度

  標簽： FPGA FIR 數字 濾波器設計

  上傳時間： 2017-09-12

  上傳用戶：dongbaobao

• 基于FPGA的Viterbi譯碼器設計與實現.rar免費下載

  資源簡介：卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設...

  標簽： Viterbi FPGA 譯碼器

  上傳時間： 2013-06-24

  上傳用戶：myworkpost

• 基于FPGA的RS255，223編解碼器的高速并行實現.rar免費下載

  資源簡介：隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控...

  標簽： FPGA 255 223

  上傳時間： 2013-04-24

  上傳用戶：思琦琦