FPGA Verilog HDL設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過(guò)lcd1620和數(shù)碼管顯示 - 免費(fèi)下載
技術(shù)資料資源
文件大小：1434 K
?? 資源詳細(xì)信息
?? 溫馨提示：本資源由用戶 wwa875 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請(qǐng)聯(lián)系我們刪除。
資源簡(jiǎn)介
FPGA Verilog HDL設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過(guò)lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計(jì)文件.V源碼，可以做為你的學(xué)習(xí)及設(shè)計(jì)參考。
module ds18b20lcd1602display
(
Clk,
Rst,
DQ, //18B20數(shù)據(jù)端口
Txd, //串口發(fā)送端口
LCD_Data, //lcd
LCD_RS,
LCD_RW,
LCD_En,
SMData, //數(shù)碼管段碼
SMCom //數(shù)碼管位碼
);
input Rst,Clk;
output Txd,LCD_RS,LCD_En,LCD_RW;
inout DQ;
output[7:0] LCD_Data;
output[7:0] SMData;
output[3:0] SMCom;
wire DataReady;//測(cè)溫完成信號(hào)
wire [15:0] MeasureResult;//DS18B20測(cè)溫結(jié)果
reg [15:0] Temperature;
//產(chǎn)生LCD的位碼和段碼
LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);
//DS18B20測(cè)溫和發(fā)送
DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));
//產(chǎn)生數(shù)碼管的位碼和段碼
SMDisplay Gen_SM(.Rst(Rst),.
立即下載此資源
提示：下載后請(qǐng)用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說(shuō)明
下載說(shuō)明
- 下載需消耗 2積分
- 24小時(shí)內(nèi)重復(fù)下載不扣分
- 支持?jǐn)帱c(diǎn)續(xù)傳
- 資源永久有效
使用說(shuō)明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請(qǐng)查看說(shuō)明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費(fèi)領(lǐng)取
- 邀請(qǐng)好友注冊(cè)獎(jiǎng)勵(lì)
- 查看詳情 →