亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是：蟲蟲下載站 > 資源下載 > 技術資料 > verilog實現I2C通信的slave模塊源碼狀態機設位計可做I2C接口的仿真模型

verilog實現I2C通信的slave模塊源碼狀態機設位計可做I2C接口的仿真模型

  • 資源大小：2 K
  • 上傳時間： 2022-02-03
  • 上傳用戶：zhengtiantong
  • 資源積分：2 下載積分
  • 標      簽： verilog i2c 通信 slave

資 源 簡 介

verilog實現I2C通信的slave模塊源碼狀態機設位計可做I2C接口的仿真模型


//`timescale 1ns/1ps

module I2C_slv (

input [6:0] slv_id,

input       RESET,

input       scl_i,      //I2C clk

input       sda_i,      //I2C data in


input [7:0] I2C_RDDATA,

////////////////////////

output reg       sda_o,     //I2C data out


output reg       reg_w,     //reg write enable pulse (1T of scl_i)


output reg [7:0] I2C_ADDR,

output reg [7:0] I2C_DATA

);


  parameter ST_ADDR    = 4'd0;

  parameter ST_ACK     = 4'd1;


  parameter ST_WDATA1  = 4'd2;

  parameter ST_WACK1   = 4'd3;

  parameter ST_WDATA2  = 4'd4;

  parameter ST_WACK2   = 4'd5;

  parameter ST_WDATA3  = 4'd6;

  parameter ST_WACK3   = 4'd7;


  parameter ST_RDATA1  = 4'd8;

  parameter ST_RACK1   = 4'd9;


  parameter ST_IDLE    = 4'd15;

//---------------------------------------------------------------------------

// Signal Declaration

//---------------------------------------------------------------------------

  reg        i2c_start_n, i2c_stop_n;

  //wire       RESET_scl;

  wire       i2c_stp_n, i2c_RESET;


  reg [3:0]  i2c_cs, i2c_ns;

  reg [3:0]  cnt_bit;

  reg [7:0]  d_vec;

  reg        i2c_rd, i2c_ack;


  reg [7:0]  I2C_RDDATA_latch;


相 關 資 源

主站蜘蛛池模板： 宽城| 新绛县| 名山县| 正安县| 长乐市| 莱州市| 普兰县| 舟曲县| 麻江县| 鸡东县| 阳城县| 稻城县| 来宾市| 韶山市| 塘沽区| 阿坝县| 固原市| 双桥区| 安图县| 西林县| 双江| 武乡县| 宝丰县| 宁城县| 双桥区| 石楼县| 石城县| 沙湾县| 弥渡县| 宁津县| 阿克陶县| 桐梓县| 苏州市| 黎平县| 拜城县| 徐汇区| 高邑县| 吉木乃县| 承德县| 清徐县| 金川县|