相 關(guān) 資 源

• 用verilog編寫的搶答器實(shí)驗(yàn)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的搶答器實(shí)驗(yàn)設(shè)計(jì)，適合新手學(xué)習(xí)參考

  標(biāo)簽： verilog 搶答器

  上傳時(shí)間： 2022-04-26

  上傳用戶：

• 用verilog編寫的搶答器程序。由硬件思維編寫免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的搶答器程序。由硬件思維編寫，由一個(gè)多路開關(guān)和一個(gè)觸發(fā)器構(gòu)成，比起c，簡(jiǎn)單并且穩(wěn)定。

  標(biāo)簽： verilog 編寫 搶答器 程序

  上傳時(shí)間： 2014-11-12

  上傳用戶：frank1234

• 用verilog編寫的搶答器免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的搶答器，當(dāng)主持人宣布“開始比賽”，系統(tǒng)初始化，選手進(jìn)入“搶答狀態(tài)”。當(dāng)某一選手首先按下?lián)尨痖_關(guān)時(shí)，相應(yīng)的指示燈亮，此時(shí)搶答器不再接受其他輸入信號(hào)。電路具有累計(jì)分控制（分別用４個(gè)４位選手的積分——十六進(jìn)制數(shù)），由主持人控制“加...

  標(biāo)簽： verilog 編寫 搶答器

  上傳時(shí)間： 2014-01-16

  上傳用戶：佳期如夢(mèng)

• 用匯編語(yǔ)言編寫的搶答器的畢業(yè)設(shè)計(jì) 希望對(duì)大家有用免費(fèi)下載

  資源簡(jiǎn)介：用匯編語(yǔ)言編寫的搶答器的畢業(yè)設(shè)計(jì) 希望對(duì)大家有用

  標(biāo)簽： 匯編語(yǔ)言 搶答器 家 畢業(yè)設(shè)計(jì)

  上傳時(shí)間： 2016-05-27

  上傳用戶：zhichenglu

• 用verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行免費(fèi)下載

  資源簡(jiǎn)介：用verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過(guò)并成功運(yùn)行

  標(biāo)簽： verilog Quartus 搶答器 程序

  上傳時(shí)間： 2014-01-14

  上傳用戶：sunjet

• 匯編語(yǔ)言編寫的搶答器設(shè)計(jì)報(bào)告免費(fèi)下載

  資源簡(jiǎn)介：匯編語(yǔ)言編寫的搶答器設(shè)計(jì)報(bào)告

  標(biāo)簽： 匯編語(yǔ)言 搶答器設(shè)計(jì) 報(bào)告 編寫

  上傳時(shí)間： 2015-01-12

  上傳用戶：xfbs821

• 一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的

  標(biāo)簽： verilog cpu 代碼 編寫

  上傳時(shí)間： 2014-12-08

  上傳用戶：siguazgb

• 用verilog編寫的bch譯碼器免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的bch譯碼器，包括測(cè)試文件，隨機(jī)加載了比特流，進(jìn)行了測(cè)試。

  標(biāo)簽： verilog bch 編寫 譯碼器

  上傳時(shí)間： 2013-12-15

  上傳用戶：mpquest

• 用Netbean編寫的圖形用戶界面設(shè)計(jì)實(shí)驗(yàn) 包括繪制正弦曲線和市屬四則運(yùn)算器免費(fèi)下載

  資源簡(jiǎn)介：用Netbean編寫的圖形用戶界面設(shè)計(jì)實(shí)驗(yàn) 包括繪制正弦曲線和市屬四則運(yùn)算器

  標(biāo)簽： Netbean 編寫 圖形用戶界面 四則運(yùn)算

  上傳時(shí)間： 2014-01-11

  上傳用戶：問題問題

• 用vhdl編寫的簡(jiǎn)易電子中設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用vhdl編寫的簡(jiǎn)易電子中設(shè)計(jì)，經(jīng)過(guò)測(cè)試成功，且用記事本上載，無(wú)需閱讀器進(jìn)行閱讀。

  標(biāo)簽： vhdl 編寫 電子

  上傳時(shí)間： 2014-09-03

  上傳用戶：思琦琦

• 此用匯編寫的搶答器的源代碼免費(fèi)下載

  資源簡(jiǎn)介：此用匯編寫的搶答器的源代碼，是我們微機(jī)原理的課程設(shè)計(jì)

  標(biāo)簽： 匯編 搶答器 源代碼

  上傳時(shí)間： 2016-11-09

  上傳用戶：894898248

• 一個(gè)用Java編寫的播放器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用Java編寫的播放器

  標(biāo)簽： Java 編寫 播放器

  上傳時(shí)間： 2013-12-05

  上傳用戶：924484786

• 用verilog編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： verilog 編寫 多功能 數(shù)字

  上傳時(shí)間： 2015-02-25

  上傳用戶：王者A

• 這是我用匯編語(yǔ)言編寫的計(jì)時(shí)器程序免費(fèi)下載

  資源簡(jiǎn)介：這是我用匯編語(yǔ)言編寫的計(jì)時(shí)器程序，通過(guò)計(jì)算機(jī)發(fā)命令開始倒計(jì)時(shí)，其中也有其他功能，但主要是倒計(jì)時(shí)，比較好用，這是個(gè)小程序，穿上來(lái)了表心意

  標(biāo)簽： 匯編語(yǔ)言 編寫 程序 計(jì)時(shí)器

  上傳時(shí)間： 2013-12-12

  上傳用戶：wab1981

• 用verilog編寫的網(wǎng)卡芯片rtl級(jí)。前仿后仿都通過(guò)了免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的網(wǎng)卡芯片rtl級(jí)。前仿后仿都通過(guò)了，可以在modelsim上運(yùn)行察看

  標(biāo)簽： verilog rtl 編寫 網(wǎng)卡芯片

  上傳時(shí)間： 2015-03-31

  上傳用戶：lxm

• 這是一個(gè)用java編寫的物理仿真實(shí)驗(yàn)2免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用java編寫的物理仿真實(shí)驗(yàn)2，供大家參考

  標(biāo)簽： java 編寫 物理仿真 實(shí)驗(yàn)

  上傳時(shí)間： 2015-04-03

  上傳用戶：離殤

• 用verilog編寫的pci——rtl級(jí)。免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的pci——rtl級(jí)。

  標(biāo)簽： verilog pci rtl 編寫

  上傳時(shí)間： 2015-06-06

  上傳用戶：亞亞娟娟123

• 一個(gè)用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標(biāo)簽： verilog 編寫 模擬交通燈 控制

  上傳時(shí)間： 2014-01-21

  上傳用戶：ljmwh2000

• 一個(gè)用verilog編寫的編幀、解幀及碼速匹配的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

  標(biāo)簽： verilog 幀 編寫 程序

  上傳時(shí)間： 2015-06-22

  上傳用戶：66666

• 用verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過(guò)程中用的到的!免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過(guò)程中用的到的!

  標(biāo)簽： verilog 編寫 程序 計(jì)算

  上傳時(shí)間： 2013-12-25

  上傳用戶：zhyiroy

• 用verilog編寫的fir濾波器程序免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的fir濾波器程序，開發(fā)環(huán)境可以用ise quartus或active hdl等

  標(biāo)簽： verilog fir 編寫 濾波器

  上傳時(shí)間： 2015-08-21

  上傳用戶：英雄

• 用JAVA編寫的編輯器程序免費(fèi)下載

  資源簡(jiǎn)介：用JAVA編寫的編輯器程序，通過(guò)編譯，生成類文件，適合學(xué)習(xí)JAVA的同仁參考借鑒。

  標(biāo)簽： JAVA 編寫 程序 編輯器

  上傳時(shí)間： 2015-09-06

  上傳用戶：BOBOniu

• 一個(gè)用C++編寫的匯編器,能把匯編語(yǔ)句轉(zhuǎn)換成二進(jìn)制代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用C++編寫的匯編器,能把匯編語(yǔ)句轉(zhuǎn)換成二進(jìn)制代碼

  標(biāo)簽： 編寫 匯編器 匯編 二進(jìn)制代碼

  上傳時(shí)間： 2014-01-11

  上傳用戶：奇奇奔奔

• 用JAVA編寫的,在做實(shí)驗(yàn)的時(shí)候留下來(lái)的,本來(lái)想刪的,但是傳上來(lái),大家分享吧免費(fèi)下載

  資源簡(jiǎn)介：用JAVA編寫的,在做實(shí)驗(yàn)的時(shí)候留下來(lái)的,本來(lái)想刪的,但是傳上來(lái),大家分享吧

  標(biāo)簽： JAVA 編寫 實(shí)驗(yàn) 分

  上傳時(shí)間： 2014-12-02

  上傳用戶：lili123

• 用verilog編寫的risc mcu免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的risc mcu

  標(biāo)簽： verilog risc mcu 編寫

  上傳時(shí)間： 2015-10-25

  上傳用戶：baiom

• uart串行口,用verilog編寫的.供大家參考免費(fèi)下載

  資源簡(jiǎn)介：uart串行口,用verilog編寫的.供大家參考

  標(biāo)簽： verilog uart 串行口 編寫

  上傳時(shí)間： 2013-12-15

  上傳用戶：417313137

• 用verilog編寫的乒乓球游戲免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的乒乓球游戲，內(nèi)帶ps2，VGA驅(qū)動(dòng)，下載到spantan3開發(fā)板上即可使用（原創(chuàng)）

  標(biāo)簽： verilog 編寫

  上傳時(shí)間： 2013-12-19

  上傳用戶：fandeshun

• 用verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)

  標(biāo)簽： USB verilog JTAG 編寫

  上傳時(shí)間： 2013-12-12

  上傳用戶：洛木卓

• 一個(gè)用java編寫的從底層開始設(shè)計(jì)的小型數(shù)據(jù)庫(kù)管理系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用java編寫的從底層開始設(shè)計(jì)的小型數(shù)據(jù)庫(kù)管理系統(tǒng)，供學(xué)習(xí)用。

  標(biāo)簽： java 編寫 底層 數(shù)據(jù)庫(kù)管理系統(tǒng)

  上傳時(shí)間： 2016-01-25

  上傳用戶：笨小孩

• 用verilog編寫的32位alu部件免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的32位alu部件，用于cpu制作

  標(biāo)簽： verilog alu 編寫 部件

  上傳時(shí)間： 2013-11-30

  上傳用戶：aappkkee