Verilog編寫基于FPGA的DDS實(shí)現(xiàn)。適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
資源簡(jiǎn)介:verilog編寫基于fpga的dds實(shí)現(xiàn)
上傳時(shí)間: 2013-08-19
上傳用戶:neu_liyan
資源簡(jiǎn)介:verilog編寫基于fpga的dds實(shí)現(xiàn)
上傳時(shí)間: 2013-12-20
上傳用戶:ruan2570406
資源簡(jiǎn)介:verilog編寫基于fpga的dds實(shí)現(xiàn)。適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
上傳時(shí)間: 2022-05-18
上傳用戶:zhaiyawei
資源簡(jiǎn)介:verilog編寫基于fpga的示波器核心實(shí)現(xiàn)
上傳時(shí)間: 2013-08-19
上傳用戶:huql11633
資源簡(jiǎn)介:verilog編寫基于fpga的示波器核心實(shí)現(xiàn)
上傳時(shí)間: 2014-01-26
上傳用戶:sqq
資源簡(jiǎn)介:verilog編寫基于fpga的鑒相器模塊
上傳時(shí)間: 2013-08-19
上傳用戶:18752787361
資源簡(jiǎn)介:在無(wú)線傳送領(lǐng)域,基于fpga 的dds 實(shí)現(xiàn)的幾種方式
上傳時(shí)間: 2013-09-01
上傳用戶:ttpay
資源簡(jiǎn)介:在無(wú)線傳送領(lǐng)域,基于fpga 的dds 實(shí)現(xiàn)的幾種方式
上傳時(shí)間: 2015-11-05
上傳用戶:asdfasdfd
資源簡(jiǎn)介:verilog編寫基于fpga的鑒相器模塊
上傳時(shí)間: 2016-08-09
上傳用戶:jackgao
資源簡(jiǎn)介:基于fpga的dds信號(hào)發(fā)生器的簡(jiǎn)單實(shí)現(xiàn)。這種方法簡(jiǎn)單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。 dds(直接數(shù)字合成)是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。
上傳時(shí)間: 2013-08-13
上傳用戶:zl5712176
資源簡(jiǎn)介:以Altera公司的Quartus Ⅱ 7.2作為開(kāi)發(fā)工具,研究了基于fpga的dds IP核設(shè)計(jì),并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的dds IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用...
上傳時(shí)間: 2013-11-06
上傳用戶:songkun
資源簡(jiǎn)介:基于fpga的dds信號(hào)發(fā)生器的簡(jiǎn)單實(shí)現(xiàn)。dds(直接數(shù)字合成)是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。這種方法簡(jiǎn)單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。
上傳時(shí)間: 2017-02-06
上傳用戶:caiiicc
資源簡(jiǎn)介:基于fpga的dds算法的實(shí)現(xiàn),已經(jīng)通過(guò)fpga的后端仿真實(shí)現(xiàn)
上傳時(shí)間: 2017-06-26
上傳用戶:cc1915
資源簡(jiǎn)介:實(shí)現(xiàn)了基于fpga的dds信號(hào)源設(shè)計(jì),能同時(shí)兩路輸出,輸出波形包括正弦波、三角波、方波和鋸齒波,且其頻率和相位均可調(diào),還能計(jì)算兩路輸出信號(hào)的相位差。
上傳時(shí)間: 2022-04-21
上傳用戶:
資源簡(jiǎn)介:基于fpga的dds和周期合成技術(shù)在EIS中的應(yīng)用,caj格式
上傳時(shí)間: 2013-08-26
上傳用戶:lhll918
資源簡(jiǎn)介:基于fpga的usb實(shí)現(xiàn),包含簡(jiǎn)介,程序,原理圖,與大家分享!
上傳時(shí)間: 2013-09-05
上傳用戶:wudu0932
資源簡(jiǎn)介:以Altera公司的Quartus Ⅱ 7.2作為開(kāi)發(fā)工具,研究了基于fpga的dds IP核設(shè)計(jì),并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的dds IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用...
上傳時(shí)間: 2013-12-22
上傳用戶:forzalife
資源簡(jiǎn)介:基于fpga的usb實(shí)現(xiàn),包含簡(jiǎn)介,程序,原理圖,與大家分享!
上傳時(shí)間: 2015-03-27
上傳用戶:woshini123456
資源簡(jiǎn)介:基于fpga的dds和周期合成技術(shù)在EIS中的應(yīng)用,caj格式
上傳時(shí)間: 2013-12-18
上傳用戶:1583060504
資源簡(jiǎn)介:基于fpga的UART實(shí)現(xiàn) 用VHDL編程
上傳時(shí)間: 2013-12-05
上傳用戶:電子世界
資源簡(jiǎn)介:介紹了基于fpga的FFT實(shí)現(xiàn)方法,并給出了實(shí)例程序,程序通過(guò)驗(yàn)證,可以直接使用
上傳時(shí)間: 2013-12-18
上傳用戶:aig85
資源簡(jiǎn)介:基于fpga的dds正弦信號(hào)發(fā)生器,信號(hào)失真小,頻率穩(wěn)定,可調(diào)
上傳時(shí)間: 2013-12-22
上傳用戶:saharawalker
資源簡(jiǎn)介:基于fpga的vga實(shí)現(xiàn),用于顯示一行文字"偉杰電子fpga開(kāi)發(fā)系統(tǒng) "
上傳時(shí)間: 2017-08-16
上傳用戶:frank1234
資源簡(jiǎn)介:該文檔為fpga代做-基于fpga的QPSK實(shí)現(xiàn)簡(jiǎn)介資料,講解的還不錯(cuò),感興趣的可以下載看看…………………………
上傳時(shí)間: 2021-11-05
上傳用戶:fliang
資源簡(jiǎn)介:該文檔為《基于fpga的FFT實(shí)現(xiàn)》講解文檔,是一份很不錯(cuò)的參考資料,具有較高參考價(jià)值,感興趣的可以下載看看………………
上傳時(shí)間: 2022-01-16
上傳用戶:
資源簡(jiǎn)介:基于fpga的芯片,有關(guān)dds合成原理實(shí)現(xiàn)正交信號(hào)源的設(shè)計(jì)。
上傳時(shí)間: 2015-04-27
上傳用戶:1589633708
資源簡(jiǎn)介:隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步,基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一,根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè),該領(lǐng)域的收入的年增長(zhǎng)率30-50%,到2008年,全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別...
上傳時(shí)間: 2013-06-07
上傳用戶:kikye
資源簡(jiǎn)介:隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步,基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一,根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè),該領(lǐng)域的收入的年增長(zhǎng)率30-50%,到2008年,全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別...
上傳時(shí)間: 2013-07-28
上傳用戶:hxy200501
資源簡(jiǎn)介:該論文首先對(duì)脈沖及其參數(shù)進(jìn)行了分析,然后介紹了雷達(dá)脈沖參數(shù)測(cè)量的原理,并針對(duì)現(xiàn)代復(fù)雜電磁環(huán)境的特點(diǎn),對(duì)脈沖參數(shù)測(cè)量的方案進(jìn)行了設(shè)計(jì).最后利用Xilinx公司的Spartan-II系列20萬(wàn)門fpga芯片實(shí)現(xiàn)了對(duì)高密度視頻脈沖流的脈沖到達(dá)時(shí)間(TOA)、脈沖寬度(PW)和脈沖...
上傳時(shí)間: 2013-07-05
上傳用戶:14786697487
資源簡(jiǎn)介:fpga中實(shí)現(xiàn)基于查找表方式(LUT)的dds實(shí)現(xiàn),可用在數(shù)字下變頻和COSTAS鎖相環(huán)中,verilog編寫,本人已經(jīng)調(diào)通
上傳時(shí)間: 2013-12-09
上傳用戶:lanjisu111