亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術資料 > Vivado設計流程指導手冊-含安裝流程與仿真

Vivado設計流程指導手冊-含安裝流程與仿真

  • 資源大?。?/b>9146 K
  • 上傳時間: 2022-05-28
  • 上傳用戶:默默
  • 資源積分:2 下載積分
  • 標      簽: vivado

資 源 簡 介

Vivado設計分為Project Mode和Non-project Mode兩種模式,一般簡單設計中,我們常用的是Project Mode。在本手冊中,我們將以一個簡單的實驗案例,一步一步的完成Vivado的整個設計流程

一、新建工程

1、打開Vivado 2013.4開發工具,可通過桌面快捷方式或開始菜單中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打開軟件,開啟后,軟件如下所示:

2、單擊上述界面中Create New Project圖標,彈出新建工程向導,點擊Next.

3、輸入工程名稱、選擇工程存儲路徑,并勾選Create project subdirectory選項,為工程在指定存儲路徑下建立獨立的文件夾。設置完成后,點擊Next注意:工程名稱和存儲路徑中不能出現中文和空格,建議工程名稱以字母、數字、下劃線來組成。

4、選擇RTL Project一項,并勾選Do not specifty sources at this time,勾選該選項是為了跳過在新建工程的過程中添加設計源文件。點擊Next.IA

5、根據使用的FPGA開發平臺,選擇對應的FPGA目標器件。(在本手冊中,以xilinx官方開發板KC705為例,Nexys4開發板請選擇Artix-7 XC7A100TCSG324-2的器件,即Family和Subfamily均為Artix-7,封裝形式(Package)為cSG324,速度等級(Speed grade)為-1,溫度等級(Temp Grade)為C)。點擊Next

6、確認相關信息與設計所用的的FPGA器件信息是否一致,一致請點擊Finish,不一致,請返回上一步修改。

二、設計文件輸入

1、如下圖所示,點擊Flow Navigator下的Project Manager->Add Sources或中間Sources中的對話框打開設計文件導入添加對話框。

2、選擇第二項Add or Create Design Sources,用來添加或新建Verilog或VHDL源文件,點擊Next

相 關 資 源

主站蜘蛛池模板: 云阳县| 彰武县| 桃园县| 柯坪县| 建阳市| 阳城县| 灵璧县| 赤水市| 镇巴县| 忻州市| 余庆县| 买车| 香格里拉县| 赣榆县| 梁河县| 临夏县| 阳新县| 诸城市| 启东市| 自治县| 即墨市| 营口市| 循化| 堆龙德庆县| 兴业县| 本溪| 满洲里市| 聂拉木县| 乌兰县| 台东市| 石狮市| 固镇县| 浦北县| 恭城| 武城县| 夏津县| 东乡| 普兰县| 杭州市| 清水河县| 长兴县|