Verilog的135個經典設計 實例 - 免費下載
技術資料資源
文件大小：2107 K
?? 資源詳細信息
?? 溫馨提示：本資源由用戶 canderile 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。
資源簡介
【例3.1]4位全加器
module adder 4（cout，sum i na，i nb，cin）；output[3：0]sum output cout；input[3：0]i na，i nb；input cin；assign（cout，suml=i na +i nb+ci n；endmodule
【例3.2]4位計數器
module count 4（out，reset，clk）；output[3：0]out；input reset，cl k；regl 3：01 out；always@posedge clk）
立即下載此資源
提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時內重復下載不扣分
- 支持斷點續傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費領取
- 邀請好友注冊獎勵
- 查看詳情 →