VCS簡明使用教程 - 免費下載
技術(shù)資料資源
文件大小：5365 K
?? 資源詳細信息
?? 溫馨提示：本資源由用戶 tigerwxf1 上傳分享，僅供學習交流使用。如有侵權(quán)，請聯(lián)系我們刪除。
資源簡介
仿真的過程
編譯Compile VCS對源文件進行編譯，生成中間文件和可執(zhí)行文件仿真Simulate運行可執(zhí)行文件，對設(shè)計進行仿真調(diào)試
通過觀察波形、設(shè)置斷點、追蹤信號、查看schematic等來發(fā)現(xiàn)錯誤，并進行糾正
覆蓋率測試
通過在編譯時，加入覆蓋率測試的選項、仿真后，生成包含覆蓋率信息的中間文件來顯示測試平臺的正確性和完備性。
一個常見的編譯命令如下：
vcs f-y+libext+-V\
-P-Mupdate-o-I +V2k-R-RI-s\
-debug_all+vcsd +define++timopt+<>-line\
+incdir+++memopt[+2]-sverilog-mhdl +ad\
-full64-comp64+nospecify +notimingcheck-ntb +race\
-ova_file +vpdfile++vpdfilesize+\
+vpdupdate +cli++vcs+initmem+011lxlz\
+vcs+initreg+0|1lx|z +Vc
-cm lineltgllcondlfsmlpathlbranch-cm_dir\
-vlib-file是Verilog文件，包含了引用的module的定義，可以是絕對路徑，也可以是相對路勁。
-y1ibdir是參考庫的目錄，vcs從該目錄下尋找包含引用的module的Verilog文件，這些文件的文件名必須和引用的module的名一樣
+libextt++..vcs在參考庫目錄下尋找以.v和.vhd為擴展名的文件。
多個擴展名之間用“+”連接。
立即下載此資源
提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時內(nèi)重復(fù)下載不扣分
- 支持斷點續(xù)傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費領(lǐng)取
- 邀請好友注冊獎勵
- 查看詳情 →