亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 技術(shù)資料 > SystemVerilog語言簡介,基本語法都有了

SystemVerilog語言簡介,基本語法都有了

  • 資源大小:13660 K
  • 上傳時間: 2022-07-01
  • 上傳用戶:得之我幸78
  • 資源積分:2 下載積分
  • 標(biāo)      簽: systemverilog

資 源 簡 介

SystemVerilog 語言簡介

SystemVerilog是一種硬件描述和驗證語言(HDVL),它基于IEEE 1364-2001Verilog硬件描述語言(HDL),并對其進(jìn)行了擴展,包括擴充了C語言數(shù)據(jù)類型、結(jié)構(gòu)、壓縮和非壓縮數(shù)組、接口、斷言等等,這些都使得SystemVeri

1og在一個更高的抽象層次上提高了設(shè)計建模的能力。SystemVerilog由Acce11

era開發(fā),它主要定位在芯片的實現(xiàn)和驗證流程上,并為系統(tǒng)級的設(shè)計流程提供了強大的連接能力。下面我們從幾個方面對SystemVerilog所作的增強進(jìn)行簡要的介紹,期望能夠通過這個介紹使大家對SystemVerilog有一個概括性的了解。

1.接口(Interface)

Verilog模塊之間的連接是通過模塊端口進(jìn)行的。為了給組成設(shè)計的各個模塊定義端口,我們必須對期望的硬件設(shè)計有一個詳細(xì)的認(rèn)識。不幸的是,在設(shè)計的早期,我們很難把握設(shè)計的細(xì)節(jié)。而且,一旦模塊的端口定義完成后,我們也很難改變端口的配置。另外,一個設(shè)計中的許多模塊往往具有相同的端口定義,在Verilog中,我們必須在每個模塊中進(jìn)行相同的定義,這為我們增加了無謂的工作量。


相 關(guān) 資 源

主站蜘蛛池模板: 大同市| 会泽县| 大悟县| 广安市| 永靖县| 武汉市| 武强县| 永川市| 张掖市| 绥滨县| 南丹县| 任丘市| 武邑县| 泗洪县| 宜章县| 滨海县| 彭阳县| 北海市| 阿城市| 津南区| 静海县| 大宁县| 禹州市| 长治县| 都兰县| 安溪县| 华池县| 仙居县| 无极县| 双城市| 三原县| 密云县| 双鸭山市| 武功县| 南京市| 平和县| 普宁市| 河池市| 手游| 望城县| 精河县|