亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術資料 > SystemVerilog語言簡介,基本語法都有了

SystemVerilog語言簡介,基本語法都有了

  • 資源大小:13660 K
  • 上傳時間: 2022-07-01
  • 上傳用戶:得之我幸78
  • 資源積分:2 下載積分
  • 標      簽: systemverilog

資 源 簡 介

SystemVerilog 語言簡介

SystemVerilog是一種硬件描述和驗證語言(HDVL),它基于IEEE 1364-2001Verilog硬件描述語言(HDL),并對其進行了擴展,包括擴充了C語言數據類型、結構、壓縮和非壓縮數組、接口、斷言等等,這些都使得SystemVeri

1og在一個更高的抽象層次上提高了設計建模的能力。SystemVerilog由Acce11

era開發,它主要定位在芯片的實現和驗證流程上,并為系統級的設計流程提供了強大的連接能力。下面我們從幾個方面對SystemVerilog所作的增強進行簡要的介紹,期望能夠通過這個介紹使大家對SystemVerilog有一個概括性的了解。

1.接口(Interface)

Verilog模塊之間的連接是通過模塊端口進行的。為了給組成設計的各個模塊定義端口,我們必須對期望的硬件設計有一個詳細的認識。不幸的是,在設計的早期,我們很難把握設計的細節。而且,一旦模塊的端口定義完成后,我們也很難改變端口的配置。另外,一個設計中的許多模塊往往具有相同的端口定義,在Verilog中,我們必須在每個模塊中進行相同的定義,這為我們增加了無謂的工作量。


相 關 資 源

主站蜘蛛池模板: 泽库县| 延川县| 广德县| 福鼎市| 乐平市| 黄冈市| 佳木斯市| 海南省| 右玉县| 临夏市| 伊金霍洛旗| 靖江市| 林口县| 宜兰县| 兰州市| 安阳县| 武邑县| 乌兰察布市| 卓资县| 宜宾市| 河间市| 盐山县| 台东市| 饶河县| 南京市| 遂昌县| 抚顺县| 阆中市| 志丹县| 德清县| 松桃| 泽库县| 班戈县| 桓台县| 依兰县| 阳东县| 裕民县| 达拉特旗| 富平县| 特克斯县| 榆树市|