FPGA籃球計分計時器_QuartusII_verilog - 免費下載
技術資料資源
文件大小：12824 K
?? 資源詳細信息
?? 溫馨提示：本資源由用戶 hao123 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。
資源簡介
功能：計分員通過按鍵為兩支隊伍計分，每支隊伍個對應一個按鍵，積分按鍵每按下一次對應隊伍積分增加1（兩分和三分需要按下兩次和三次），數碼管顯示本節剩余時間和24s倒計時，分別對應一個按鍵來重置本節剩余時間和24s倒計時。
使用說明：k1 k2分別是增加兩隊的分數 K3：重置單節時間 k4：重置24秒違例時間，reset是復位
驗證：經過睿智Altera助學FPGA開發板驗證
注意：本程序用到了LCD1602模塊，所以需要在睿智開發板外接LCD1602模塊，該開發板是自帶LCD1602模塊接口的，可以把LCD1602直接插上開發板。
該工程有程序講解視頻，視頻太大無法上傳，可聯系作者郵箱索要：865021481@qq.com
立即下載此資源
提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時內重復下載不扣分
- 支持斷點續傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費領取
- 邀請好友注冊獎勵
- 查看詳情 →