支持PCI局部總線接口的HDLC控制器在現實中廣泛使用，但是這類ASIC芯片存在很多不盡人意的問題，如業務量大的時候中斷FIFO溢出、初始化發送通道時序錯誤等缺陷，而且芯片版本不斷升級，工程應用上面臨項目進度失控，人力不斷投入，這不僅對提供該類功能的設備研發造成了困難，也使設備在使用過程中不斷遭遇問題，設備量產后仍然投入大量人力物力維護，因此自行研究基于PCI core的HDLC控制器具有實際意義，本次研究采用的網絡接口為CE1接口。 本文參考了CN8474的設計方法，深入分析了需求定義的功能，吸收了大量相似課題的經驗，提出了使用Altera公司Cyclone系列的開放PCI core來實現既定功能，解決ASIC遺留問題的方案。本文利用FPGA可編程邏輯器件和硬件描述語言VHDL，采用自頂向下的設計方法。在FPGA自身能夠提供的功能和性能的基礎上，對采用FPGA實現復雜的ASIC芯片功能做了創新性和探索性研究。主要內容為： 1.分析了與本文緊密相關的PCI部分總線協議和HDLC協議。 2.詳細介紹了FPGA實現的功能以及各個子模塊的功能，并且對BD定義，收發數據的操作，通道啟動和停止做了簡要介紹。 3.詳細描述了FPGA實現的框架結構，各個子模塊的定義和詳細工作機制。重點描述了PCI控制器，DMA控制器，HDLC控制器的信號定義。 4.詳細描述了驗證環境，通過測試環境檢驗設計達到了預定要求，設計已應用于實際產品。

點擊標簽查看更多相關資源：