這是自己寫的一個除法器,占用的資源位1600多個LUT,可以達到450MHZ
資源簡介:通過用硬件描述語言(vhdl)描述除法器,并進行模擬驗證,加深對二進制數運算方法的理解。 設計平臺:MaxPlusII 壓縮文件內有詳細設計報告
上傳時間: 2015-04-08
上傳用戶:13160677563
資源簡介:四位除法器的vhdl源程序
上傳時間: 2015-03-02
上傳用戶:yuanyuan123
資源簡介:程序主要是用硬件描述語言(vhdl)實現: 4*4鍵盤掃描,簡潔明了,通俗易懂,比較適合vhdl初學者
上傳時間: 2014-01-15
上傳用戶:tianjinfan
資源簡介:程序主要用硬件描述語言(vhdl)實現: 單片機與FPGA接口通信的問題
上傳時間: 2015-04-06
上傳用戶:libinxny
資源簡介:8051硬核源碼(vhdl),具有全部vhdl代碼、測試環境以及說明文檔、綜合腳本等完整的開發、驗證環境,源代碼通過ASIC投片,并得到不斷完善
上傳時間: 2014-01-04
上傳用戶:qilin
資源簡介:8051 MCU在nois平臺上的實現代碼(vhdl),出自Altera公司,經過嚴格測試核驗證
上傳時間: 2014-01-23
上傳用戶:cuibaigao
資源簡介:nand flash NAND01GR3B (st)的仿真模型 (vhdl) 的
上傳時間: 2014-01-25
上傳用戶:宋桃子
資源簡介:SPI串口的內核實現(vhdl),可以用qII等軟件直接加到FPGA或者CPLD里面.
上傳時間: 2014-01-04
上傳用戶:569342831
資源簡介:vhdl-vga_core(vhdl).rar FPGA上實現 VGA的IP(vhdl)
上傳時間: 2015-12-07
上傳用戶:huyiming139
資源簡介:無符號類型的除法器,有vhdl語言描述了無符號的除法器,包括測試文件
上傳時間: 2016-04-11
上傳用戶:qq1604324866
資源簡介:8位數碼掃描顯示電路設計(vhdl)通過編譯
上傳時間: 2013-12-10
上傳用戶:dongbaobao
資源簡介:這是一個簡單的除法器(32bit/16bit),采用移位相減法
上傳時間: 2013-12-31
上傳用戶:朗朗乾坤
資源簡介:經過驗證的UART硬件描述語言(vhdl)代碼,非常實用。
上傳時間: 2016-12-08
上傳用戶:zhengzg
資源簡介:usb的驅動開發、應用開發(c/c++),以及其FPGA固件開發(vhdl)。
上傳時間: 2017-02-09
上傳用戶:thuyenvinh
資源簡介:vga視頻輸出(vhdl),主要是從sdram中產生圖形,輸出到vga中
上傳時間: 2017-03-20
上傳用戶:qazxsw
資源簡介:十種狀態機例子(vhdl)包括米勒型和莫爾型的狀態機。
上傳時間: 2013-12-31
上傳用戶:guanliya
資源簡介:此代碼用于實現基2的SRT除法器設計,可以實現400MHz以上的32位定點無符號數除法器(除數、被除數和余數均由16位整數和16位小數組成,商由32位整數和16位小數構成,包括源代碼和測試文件,可以直接仿真。
上傳時間: 2013-12-10
上傳用戶:playboys0
資源簡介:用vhdl實現的除法器
上傳時間: 2013-08-28
上傳用戶:wd450412225
資源簡介: 本資料是關于基于Quartus II FPGA/CPLD數字系統設計實例(vhdl源代碼文件),需要的可以自己下載。
上傳時間: 2013-10-13
上傳用戶:caiiicc
資源簡介:各種功能的計數器實例(vhdl源代碼):
上傳時間: 2013-10-16
上傳用戶:bjgaofei
資源簡介:各種功能的計數器實例(vhdl源代碼):ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時間: 2014-11-30
上傳用戶:半熟1994
資源簡介: 本資料是關于基于Quartus II FPGA/CPLD數字系統設計實例(vhdl源代碼文件),需要的可以自己下載。
上傳時間: 2013-11-12
上傳用戶:VRMMO
資源簡介:各種功能的計數器實例(vhdl源代碼):
上傳時間: 2013-10-19
上傳用戶:xanxuan
資源簡介:各種功能的計數器實例(vhdl源代碼):ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時間: 2013-10-09
上傳用戶:松毓336
資源簡介:加法器(使用verilog編寫的),雖然簡單,但是這也是學習verilog最基礎的東西!希望大家一起學習!
上傳時間: 2013-12-10
上傳用戶:410805624
資源簡介:USB控制器vhdl程(usb_xilinx_vhdl),用XILINX公司的FPGA實現
上傳時間: 2013-12-19
上傳用戶:cainaifa
資源簡介:這個是用vhdl語言編寫的除法器,僅僅供大家參考.
上傳時間: 2013-12-15
上傳用戶:金宜
資源簡介:福州大學EDA選修課所有實驗課程代碼。vhdl語言描述(vhd),以及電路圖(gdf)
上傳時間: 2014-01-10
上傳用戶:13517191407
資源簡介:一本非常經典的vhdl設計指導手冊(英文版)
上傳時間: 2014-12-22
上傳用戶:84425894
資源簡介:數字通信系統通信系統調制解調(PL_FSK)vhdl建模,包括發送和接受模塊
上傳時間: 2013-12-17
上傳用戶:gtzj