FFT處理器的FPGA設(shè)計(jì)方法，適合做信號(hào)處理的技術(shù)人員參考，用FPGA實(shí)現(xiàn)
資源簡(jiǎn)介：FFT處理器的FPGA設(shè)計(jì)方法，適合做信號(hào)處理的技術(shù)人員參考，用FPGA實(shí)現(xiàn)
上傳時(shí)間： 2013-08-06
上傳用戶：bensonlly
資源簡(jiǎn)介：FFT處理器的FPGA設(shè)計(jì)方法，適合做信號(hào)處理的技術(shù)人員參考，用FPGA實(shí)現(xiàn)
上傳時(shí)間： 2014-01-07
上傳用戶：13215175592
資源簡(jiǎn)介：FFT處理器的FPGA設(shè)計(jì)，可供FPGA的DSP應(yīng)用參考
上傳時(shí)間： 2013-08-16
上傳用戶：honyeal
資源簡(jiǎn)介：FFT處理器的FPGA設(shè)計(jì),詳細(xì)論證設(shè)計(jì)方案，希望對(duì)大家有所幫助。
上傳時(shí)間： 2013-08-23
上傳用戶：ouyangtongze
資源簡(jiǎn)介：FFT處理器的FPGA設(shè)計(jì),詳細(xì)論證設(shè)計(jì)方案，希望對(duì)大家有所幫助。
上傳時(shí)間： 2016-04-09
上傳用戶：Shaikh
資源簡(jiǎn)介：FFT處理器的FPGA設(shè)計(jì)，可供FPGA的DSP應(yīng)用參考
上傳時(shí)間： 2016-12-08
上傳用戶：playboys0
資源簡(jiǎn)介：基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)
上傳時(shí)間： 2013-10-11
上傳用戶：zhuyibin
資源簡(jiǎn)介：FFT算法的FPGA設(shè)計(jì)實(shí)現(xiàn)的VHDL代碼
上傳時(shí)間： 2014-11-14
上傳用戶：笨小孩
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊...
上傳時(shí)間： 2013-07-01
上傳用戶：FFAN
資源簡(jiǎn)介：隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編...
上傳時(shí)間： 2013-04-24
上傳用戶：康郎
資源簡(jiǎn)介：DFT(離散傅立葉變換)作為將信號(hào)從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號(hào)處理中起著核心作用
上傳時(shí)間： 2013-08-04
上傳用戶：wangdean1101
資源簡(jiǎn)介：隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編...
上傳時(shí)間： 2013-04-24
上傳用戶：ykykpb
資源簡(jiǎn)介：加密算法一直在信息安全領(lǐng)域起著無可替代的作用,它直接影響著國(guó)家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計(jì)算技術(shù)的不斷進(jìn)步,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法及其變形的安全強(qiáng)度已經(jīng)難以適應(yīng)新的安全需要,其實(shí)現(xiàn)速度、代碼大小和跨平臺(tái)性均難以繼續(xù)滿足...
上傳時(shí)間： 2013-06-20
上傳用戶：fairy0212
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計(jì)電路的規(guī)模和集成度不斷提高,同時(shí)也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)...
上傳時(shí)間： 2013-04-24
上傳用戶：科學(xué)怪人
資源簡(jiǎn)介：基于FPGA的高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-08-07
上傳用戶：asdkin
資源簡(jiǎn)介：隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來越大，數(shù)字電視廣播在中國(guó)迅速的發(fā)展起來。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國(guó)多家單位聯(lián)合研究的，具有自主知識(shí)產(chǎn)權(quán)的數(shù)字...
上傳時(shí)間： 2013-04-24
上傳用戶：mdrd3080
資源簡(jiǎn)介：基于FPGA的高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-12-26
上傳用戶：1583060504
資源簡(jiǎn)介：基于FPGA的FFT處理器的實(shí)現(xiàn)，適合做FPGA的工程技術(shù)人員參考
上傳時(shí)間： 2013-08-06
上傳用戶：butterfly2013
資源簡(jiǎn)介：FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 FPGA中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
上傳時(shí)間： 2013-08-10
上傳用戶：yph853211
資源簡(jiǎn)介：針對(duì)使用硬件描述語言進(jìn)行設(shè)計(jì)存在的問題，提出一種基于FPGA并采用DSP Builder作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR 低通數(shù)字濾波器，通過Quartus 時(shí)序仿真及嵌入式邏輯分析儀Sign...
上傳時(shí)間： 2013-11-17
上傳用戶：lo25643
資源簡(jiǎn)介： 設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)...
上傳時(shí)間： 2014-01-13
上傳用戶：mengmeng444425
資源簡(jiǎn)介：介紹了IIR 濾波器的FPGA 實(shí)現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時(shí)序控制、延時(shí)、補(bǔ)碼乘法和累加四個(gè)模塊的設(shè)計(jì)方法,并用VHDL和FPGA 器件實(shí)現(xiàn)了IIR 數(shù)字濾波。
上傳時(shí)間： 2013-08-12
上傳用戶：tianyi996
資源簡(jiǎn)介： 設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)...
上傳時(shí)間： 2013-11-05
上傳用戶：ch3ch2oh
資源簡(jiǎn)介：文中介紹基于嵌入式處理器S3C2440A 構(gòu)建的視頻系統(tǒng),包括硬件體系結(jié)構(gòu)和軟件系統(tǒng)及其Linux 驅(qū)動(dòng)程序的設(shè)計(jì)流程。提出嵌入式視頻系統(tǒng)的一般設(shè)計(jì)方法,滿足目前嵌入式系統(tǒng)中對(duì)視頻系統(tǒng)的多方面需求。
上傳時(shí)間： 2014-01-17
上傳用戶：yt1993410
資源簡(jiǎn)介：本章詳細(xì)介紹了基于ISE的FPGA設(shè)計(jì)流程以及多個(gè)輔助工具（XST、XPower、PACE、ModelSim、Synplify以及MATLAB）的使用方法。首先介紹了ISE軟件主要特性及其安裝流程，然后介紹了如何通過ISE完成FPGA設(shè)計(jì)，
上傳時(shí)間： 2016-11-06
上傳用戶：mpquest
資源簡(jiǎn)介：介紹了IIR 濾波器的FPGA 實(shí)現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時(shí)序控制、延時(shí)、補(bǔ)碼乘法和累加四個(gè)模塊的設(shè)計(jì)方法,并用VHDL和FPGA 器件實(shí)現(xiàn)了IIR 數(shù)字濾波。
上傳時(shí)間： 2013-12-17
上傳用戶：ardager
資源簡(jiǎn)介：基于FPGA的FFT處理器的實(shí)現(xiàn)，適合做FPGA的工程技術(shù)人員參考
上傳時(shí)間： 2013-12-26
上傳用戶：VRMMO
資源簡(jiǎn)介：FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 FPGA中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
上傳時(shí)間： 2017-07-20
上傳用戶：ikemada
資源簡(jiǎn)介：文檔為乘法器復(fù)用的多路FFT處理器研究與設(shè)計(jì)總結(jié)文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，
上傳時(shí)間： 2022-06-28
上傳用戶：
資源簡(jiǎn)介： 本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的4...
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
