針對高速數(shù)字信號處理的要求,提出用FPGA 實現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運算,能同時提供蝶形運算所需的4 個操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運算所需的3 個旋轉(zhuǎn)\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡單 輸出采取與輸入相似的存儲器 運算單元同時采用3 個乘法的\\\\\\\\r\\\\\\\\n復數(shù)運算算法來
資源簡介:針對高速數(shù)字信號處理的要求,提出用FPGA 實現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運算,能同時提供蝶形運算所需的4 個操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋...
上傳時間: 2013-08-08
上傳用戶:gxrui1991
資源簡介:針對高速數(shù)字信號處理的要求,提出用FPGA 實現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單 元進行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運算,能同時提供蝶形運算所需的4 個操作 數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運算所需的3 ...
上傳時間: 2017-03-09
上傳用戶:671145514
資源簡介:用FPGA實現(xiàn)FFT的算法分析,硬件介紹!
上傳時間: 2013-08-05
上傳用戶:qq1604324866
資源簡介:用FPGA實現(xiàn)FFT的算法分析,硬件介紹!
上傳時間: 2014-12-03
上傳用戶:czl10052678
資源簡介:用FPGA實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼
上傳時間: 2013-08-22
上傳用戶:ukuk
資源簡介:用FPGA實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼
上傳時間: 2014-01-18
上傳用戶:三人用菜
資源簡介:用FPGA實現(xiàn)CRC算法,只用一個脈沖就能實現(xiàn),比傳統(tǒng)的移位算法大大節(jié)約時間
上傳時間: 2016-10-01
上傳用戶:003030
資源簡介:該文針對復雜信號實時處理的困難,提出了采用FPGA來實現(xiàn)信號處理的方法,并根據(jù)系統(tǒng)需要設計了一個嵌入式實驗平臺.根據(jù)FPGA實現(xiàn)信號處理的關鍵點:設計合理的FPGA結(jié)構(gòu),體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實現(xiàn)陣列結(jié)構(gòu)處理的具體方法和實現(xiàn)過程.論文...
上傳時間: 2013-04-24
上傳用戶:1427796291
資源簡介:用FPGA實現(xiàn)三電平PWM發(fā)生器的完整資料
上傳時間: 2013-08-06
上傳用戶:DXM35
資源簡介:這是用FPGA實現(xiàn)的設計兩人擲骰子比較點大小的游戲,里面有詳細的程序源碼及分析,希望有些幫助
上傳時間: 2013-08-06
上傳用戶:lili123
資源簡介:用FPGA實現(xiàn)RS232通信,此代碼是用VHDL語言編寫,非常有用的好東東啊
上傳時間: 2013-08-21
上傳用戶:爺?shù)臍赓|(zhì)
資源簡介:用FPGA實現(xiàn)的DA轉(zhuǎn)換器,有說明和源碼,VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時間: 2013-08-22
上傳用戶:dudu1210004
資源簡介:用FPGA實現(xiàn)大型設計時,可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路,這種多時鐘FPGA設計必須特別小心,需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設計和時鐘/數(shù)據(jù)關系。設計過程中最重要的一步是確定要用多少個不同的時鐘,以及如何進行布線
上傳時間: 2013-08-23
上傳用戶:q986086481
資源簡介:用FPGA實現(xiàn)任意波形發(fā)生器的源代碼,另外還包括FPGA實現(xiàn)UART,從而與MCU實現(xiàn)串行通信。
上傳時間: 2013-08-27
上傳用戶:llwap
資源簡介:用FPGA實現(xiàn)fft
上傳時間: 2013-09-06
上傳用戶:菁菁聆聽
資源簡介:用FPGA實現(xiàn)了RS232異步串行通信,所用語言是VHDL,另外本人還有Verilog的歡迎交流學習,根據(jù)RS232 異步串行通信來的幀格式,在FPGA發(fā)送模塊中采用的每一幀格式為:1位開始位+8位數(shù)據(jù)位+1位奇校驗位+1位停止位,波特率為2400。由設置的波特率可以算出分頻系數(shù)...
上傳時間: 2013-11-29
上傳用戶:ve3344
資源簡介:一個用隊列實現(xiàn)的渡船算法
上傳時間: 2013-12-16
上傳用戶:yiwen213
資源簡介:FPGA實現(xiàn)DFT快速算法
上傳時間: 2013-12-05
上傳用戶:hongmo
資源簡介:用堆棧實現(xiàn)回文算法 可以測試各種字符串 dos界面
上傳時間: 2014-11-28
上傳用戶:huannan88
資源簡介:一款和不錯的用VC實現(xiàn)的DES算法,希望對大家對提意見,
上傳時間: 2013-12-22
上傳用戶:hjshhyy
資源簡介:用FPGA實現(xiàn)SDRAM的操作,具體操作見內(nèi)部說明文件
上傳時間: 2014-01-05
上傳用戶:ecooo
資源簡介:用FPGA實現(xiàn)IIC通訊的主控端,最簡化的代碼,占用最小FPGA資源
上傳時間: 2015-03-24
上傳用戶:Ants
資源簡介:用C實現(xiàn)的APRIORI算法,希望對學習數(shù)據(jù)結(jié)構(gòu)和算法的朋友有所幫助
上傳時間: 2013-12-25
上傳用戶:banyou
資源簡介:純粹用vb實現(xiàn)的壓縮算法,由高手完成,使用簡單方便
上傳時間: 2015-04-13
上傳用戶:一諾88
資源簡介:一個用vc實現(xiàn)的Kruskal算法,程序流程非常清晰,有助于對算法的理解。
上傳時間: 2013-12-23
上傳用戶:釣鰲牧馬
資源簡介:這是用Fortran實現(xiàn)的bp算法程序,供大家自學參
上傳時間: 2015-04-15
上傳用戶:lnnn30
資源簡介:用FPGA實現(xiàn)fft
上傳時間: 2014-01-20
上傳用戶:fanboynet
資源簡介:這個例子是講述用VHDL實現(xiàn)布斯算法,應該有點用,是我的研究生師哥給我的。
上傳時間: 2013-12-19
上傳用戶:hfmm633
資源簡介:用單片機做萬年日歷,避免不了要計算日期與星期的對應.附件是用C51實現(xiàn)的星期算法.
上傳時間: 2013-12-19
上傳用戶:cjf0304
資源簡介:這是一個用vc實現(xiàn)mallat的算法 在這里同大家分享
上傳時間: 2015-05-08
上傳用戶:zsjinju