相 關 資 源

• 采用vhdl語言實現正弦波形的生成，主要使用的dds技術免費下載

  資源簡介：采用vhdl語言實現正弦波形的生成。主要使用的dds技術。

  標簽： vhdl dds 語言 正弦

  上傳時間： 2013-08-09

  上傳用戶：aeiouetla

• 采用vhdl語言實現正弦波形的生成。主要使用的dds技術。免費下載

  資源簡介：采用vhdl語言實現正弦波形的生成。主要使用的dds技術。

  標簽： vhdl dds 語言 正弦

  上傳時間： 2013-12-18

  上傳用戶：lijinchuan

• 采用vhdl語言實現17階的數字低通濾波器的設計免費下載

  資源簡介：采用vhdl語言實現17階的數字低通濾波器的設計

  標簽： vhdl 語言 數字 低通濾波器

  上傳時間： 2017-09-14

  上傳用戶：yuzsu

• 用vhdl語言實現0--100范圍內簡單計算器功能的源代碼免費下載

  資源簡介：用vhdl語言實現0--100范圍內簡單計算器功能的源代碼，包括加減乘除四種運算功能

  標簽： vhdl 100 語言 計算器

  上傳時間： 2015-11-04

  上傳用戶：bibirnovis

• 采用delphi語言實現了人事管理信息系統。使用了access數據庫。免費下載

  資源簡介：采用delphi語言實現了人事管理信息系統。使用了access數據庫。

  標簽： delphi access 語言 管理信息系統

  上傳時間： 2013-12-28

  上傳用戶：水中浮云

• 采用delphi語言實現了工資管理信息系統。使用了sqlserver數據庫。免費下載

  資源簡介：采用delphi語言實現了工資管理信息系統。使用了sqlserver數據庫。

  標簽： sqlserver delphi 語言 管理信息系統

  上傳時間： 2013-12-18

  上傳用戶：CHENKAI

• 用于對svn的用戶密碼進行加密和校驗的源程序。可以很方便的生成svn服務器使用的密碼格式免費下載

  資源簡介：用于對svn的用戶密碼進行加密和校驗的源程序。可以很方便的生成svn服務器使用的密碼格式

  標簽： svn 密碼 用戶 加密

  上傳時間： 2014-01-04

  上傳用戶：talenthn

• 1.高精度數字秒表（0.01秒的vhdl語言實現） 2.具有定時免費下載

  資源簡介：1.高精度數字秒表（0.01秒的vhdl語言實現） 2.具有定時，暫停，按鍵隨機存儲，翻頁回放功能； 3.對30M時鐘分頻產生顯示掃描時鐘 4.精度高達0.01s,并且可以通過改變主頻來更改分頻比和記數間隔，可控性高。 5.模塊化設計，其中的許多函數可以成為vhdl語言...

  標簽： 0.01 vhdl 高精度 數字秒表

  上傳時間： 2015-08-16

  上傳用戶：waitingfy

• 該文件可用vhdl語言實現時鐘8倍頻免費下載

  資源簡介：該文件可用vhdl語言實現時鐘8倍頻，運行環境可在maxplus2和ise的仿真軟件上

  標簽： vhdl 語言 實現時鐘 倍頻

  上傳時間： 2015-04-28

  上傳用戶：gaome

• 利用vhdl語言實現單穩觸發電路免費下載

  資源簡介：利用vhdl語言實現單穩觸發電路，穩態時間為系統時鐘的整數倍。

  標簽： vhdl 語言 觸發電路

  上傳時間： 2015-06-01

  上傳用戶：wang0123456789

• 用vhdl語言實現了DES加密算法免費下載

  資源簡介：用vhdl語言實現了DES加密算法，其中包含了測試程序，能夠進行仿真。

  標簽： vhdl DES 語言 加密算法

  上傳時間： 2013-12-01

  上傳用戶：Miyuki

• 用vhdl語言實現4位乘法器免費下載

  資源簡介：用vhdl語言實現4位乘法器，已被測試過，可參考使用

  標簽： vhdl 語言 乘法器

  上傳時間： 2017-07-09

  上傳用戶：洛木卓

• 在 MAX+PLUS II開發環境下采用 vhdl語言 設計并實現了電表抄表器 討論了系統的四個 組成模塊的設計和 vhdl 的實現 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形免費下載

  資源簡介：在 MAX+PLUS II開發環境下采用 vhdl語言 設計并實現了電表抄表器 討論了系統的四個 組成模塊的設計和 vhdl 的實現 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能

  標簽： vhdl PLUS MAX RTL

  上傳時間： 2013-12-26

  上傳用戶：myworkpost

• 原創：采用vhdl語言編寫的正弦信號發生器。rom采用quartus自帶的lpm生成免費下載

  資源簡介：原創：采用vhdl語言編寫的正弦信號發生器。rom采用quartus自帶的lpm生成，可產生正弦波。更改rom內容可改變波形

  標簽： quartus vhdl rom lpm

  上傳時間： 2014-06-19

  上傳用戶：冇尾飛鉈

• 該代碼采用c5400dsp的匯編語言和c語言實現正弦信號免費下載

  資源簡介：該代碼采用c5400dsp的匯編語言和c語言實現正弦信號，經過實際測試，效果很好，正弦信號輸出由dsp的同步串口輸出

  標簽： c5400 5400 dsp 代碼

  上傳時間： 2015-03-19

  上傳用戶：稀世之寶039

• 用vhdl語言實現dds直接數字頻率合成器的設計免費下載

  資源簡介：用vhdl語言實現dds直接數字頻率合成器的設計，采用正弦RAM表，可實現頻率可控的正弦數字信號，編譯、仿真通過。

  標簽： vhdl dds 語言 數字頻率合成器

  上傳時間： 2014-01-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 利用vhdl語言實現FPGA的PWM輸出波形免費下載

  資源簡介：利用vhdl語言實現FPGA的PWM輸出波形，占空比可控

  標簽： vhdl FPGA PWM 語言

  上傳時間： 2016-06-16

  上傳用戶：lunshaomo

• 本程序代碼為dds的程序代碼。采用vhdl語言設計。可以直接仿真實現免費下載

  資源簡介：本程序代碼為dds的程序代碼。采用vhdl語言設計。可以直接仿真實現，

  標簽： vhdl dds 程序 代碼

  上傳時間： 2014-01-17

  上傳用戶：qwe1234

• 基于FPGA的MCS51核的vhdl語言設計與實現.rar免費下載

  資源簡介：本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了vhdl 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用vhdl 語言完成了取指單元，...

  標簽： FPGA vhdl MCS

  上傳時間： 2013-05-20

  上傳用戶：2525775

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用...

  標簽： CPLD vhdl 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 采用vhdl語言的電梯控制器源代碼免費下載

  資源簡介：采用vhdl語言的電梯控制器源代碼，能夠實現報警，等待，并采用了標準的最優電梯運動路線。

  標簽： vhdl 語言 電梯控制器 源代碼

  上傳時間： 2013-12-28

  上傳用戶：二驅蚊器

• 采用vhdl語言編寫的二-十進制編碼器免費下載

  資源簡介：采用vhdl語言編寫的二-十進制編碼器，在MAX+plus軟件上實現，其中包括演示截圖。

  標簽： vhdl 語言 編寫 十進制

  上傳時間： 2017-01-11

  上傳用戶：sssl

• 基于FPGA的MCS51核的vhdl語言免費下載

  資源簡介：本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了vhdl 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用vhdl 語言完成了取指單元，...

  標簽： FPGA vhdl MCS 51

  上傳時間： 2013-06-05

  上傳用戶：金宜

• 用vhdl語言實現的基于FPGA的交換機設計免費下載

  資源簡介：用vhdl語言實現的基于FPGA的交換機設計

  標簽： vhdl FPGA 語言 交換機

  上傳時間： 2013-04-24

  上傳用戶：歸海惜雪

• 采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來免費下載

  資源簡介：采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

  標簽： Verilog FPGA 語言 控制

  上傳時間： 2013-09-01

  上傳用戶：喵米米米

• FIR濾波器的vhdl語言實現免費下載

  資源簡介：FIR濾波器的vhdl語言實現

  標簽： vhdl FIR 濾波器 語言

  上傳時間： 2015-01-25

  上傳用戶：Miyuki

• vhdl語言實現的16位快速乘法器免費下載

  資源簡介：vhdl語言實現的16位快速乘法器

  標簽： vhdl 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 用vhdl語言實現的ARM處理器的標準內核的源代碼程序免費下載

  資源簡介：用vhdl語言實現的ARM處理器的標準內核的源代碼程序，可在重用

  標簽： vhdl ARM 語言 處理器

  上傳時間： 2013-12-11

  上傳用戶：稀世之寶039

• 一個交通燈的vhdl語言實現 用 ＶＣ的　　１．在指定的文件夾內查找某個文件 　　　　　２．獲取系統文件夾的路徑免費下載

  資源簡介：一個交通燈的vhdl語言實現 用 ＶＣ的　　１．在指定的文件夾內查找某個文件 　　　　　２．獲取系統文件夾的路徑， 要求顯示windows system temp 當前目錄的路徑 Ｃ語言　　跳馬問題：在５＊５的棋盤上，以編號為１的點出發，按日只跳馬，要求不重復地跳所有...

  標簽： vhdl 交通燈 語言

  上傳時間： 2014-01-18

  上傳用戶：qq521

• vhdl語言實現的頻率發生器免費下載

  資源簡介：vhdl語言實現的頻率發生器，可以產生不同的頻率

  標簽： vhdl 語言 發生器 頻率

  上傳時間： 2013-12-24

  上傳用戶：txfyddz